T.C.
MİLLÎ EĞİTİM BAKANLIĞI

ENDÜSTRİYEL OTOMASYON TEKNOLOJİLERİ

LOJİK DEVRELER 2

522EE0164

ANKARA 2011

- Bu modül, mesleki ve teknik eğitim okul/kurumlarında uygulanan Çerçeve Öğretim Programlarında yer alan yeterlikleri kazandırmaya yönelik olarak öğrencilere rehberlik etmek amacıyla hazırlanmış bireysel öğrenme materyalidir.
- Millî Eğitim Bakanlığınca ücretsiz olarak verilmiştir.
- PARA İLE SATILMAZ.

İÇİNDEKİLER

AÇIKLAMALAR iii
GİRİŞ 1
ÖĞRENME FAALİYETİ-1 3
1. KODLAYICI DEVRELER 3
1.1. Kodlayıcı Tasarımı 3
1.2. Kodlayıcı Entegreleri 5
UYGULAMA FAALİYETİ 7
ÖLÇME VE DEĞERLENDİRME 9
ÖĞRENME FAALİYETİ-2 11
2. KOD ÇÖZÜCÜ DEVRELER 11
2.1. Kod Çözücü Tasarımı 11
2.2. Kod Çözücü Entegreleri 13
2.2.1. 74LS138 3x8 Kod Çözücü Entegresi 13
2.2.2. Kod Çözücü Gösterge Entegreleri 15
UYGULAMA FAALİYETİ 22
ÖLÇME VE DEĞERLENDİRME 26
ÖĞRENME FAALİYETİ-3 28
3. ÇOKLAYICI DEVRELER 28
3.1. Çoklayıcı Tasarımı 28
3.2. Çoklayıcı Entegreleri 29
UYGULAMA FAALİYETİ 31
ÖLÇME VE DEĞERLENDİRME 33
ÖĞRENME FAALİYETİ-4 35
4. SEÇİCİ DEVRELER 35
4.1. Seçici Tasarımı 35
4.2. Seçici Entegreleri 36
UYGULAMA FAALİYETİ 38
ÖLÇME VE DEĞERLENDİRME 40
ÖĞRENME FAALİYETİ-5 43
5. KAYDEDİCİLER 43
5.1. Flip-Flop Devreleri 43
5.1.1. J-K Tipi Flip-Flop 44
5.1.2. D Tipi Flip-Flop 46
5.1.3. T Tipi Flip-Flop 48
5.1.4. Geçiş tabloları 50
5.2. Kaydedici Devreler 52
5.2.1. Seri Giriş-Seri Çıkışlı Kaydedici Devre 52
5.2.2. Seri Giriş – Paralel Çıkışlı Kaydedici Devre 54
5.2.3. Paralel Giriş – Paralel Çıkışlı Kaydedici Devre 55
5.2.4. Paralel Giriş–Seri Çıkışlı Kaydedici Devre 57
5.2.5. Kaydedici Entegreleri 58
UYGULAMA FAALİYETİ 61
ÖLÇME VE DEĞERLENDİRME 63
ÖĞRENME FAALİYETİ-6 65
6. SAYICI DEVRELERİ 65
6.1. T tipi Flip-Floplarla Sayıcı Yapımı 65

6.2. Mekanik Titreşim Önleme Devreleri 67
6.3. Sayıcı Entegreleri 68
UYGULAMA FAALİYETİ 72
ÖLÇME VE DEĞERLENDİRME 74
MODÜL DEĞERLENDİRME 76
CEVAP ANAHTARLARI 77
KAYNAKÇA 90

AÇIKLAMALAR

KOD	**522EE0164**
ALAN	**Endüstriyel Otomasyon Teknolojileri**
DAL/MESLEK	**Alan Ortak**
MODÜLÜN ADI	**Lojik Devreler-2**
MODÜLÜN TANIMI	İleri seviye lojik elemanları ve devreleri tanıtan ve bu elemanlarla lojik tasarım gerçekleştirme yaklaşımlarını geliştirmeye yönelik bilgi ve becerilerin verildiği öğrenme materyalidir.
SÜRE	40/32
ÖN KOŞUL	Lojik Devreler 1 modülünü almış olmak.
YETERLİK	Lojik Devre Yapmak.
MODÜLÜN AMACI	**Genel Amaç** Gerekli ortam sağlandığında, lojik entegreler ile çalışabilir seviyede sayısal devreleri hatasız yapabileceksiniz. **Amaçlar** **1.** Kodlayıcı devrelerini doğru olarak kurabilecek ve gerekli sayısal çıkışı elde edebileceksiniz. **2.** Kod çözücü devrelerini doğru olarak kurabilecek ve gerekli sayısal çıkışı elde edebileceksiniz. **3.** Çoklayıcı devrelerini doğru olarak kurabilecek ve gerekli sayısal çıkışı elde edebileceksiniz. **4.** Seçici devreleri doğru olarak kurabilecek ve gerekli sayısal çıkışı elde edebileceksiniz. **5.** Kaydedicileri doğru olarak kurabilecek ve gerekli sayısal çıkışı elde edebileceksiniz. **6.** Sayıcı devrelerini doğru olarak kurabilecek ve gerekli sayısal çıkışı elde edebileceksiniz.
EĞİTİM ÖĞRETİM ORTAMLARI VE DONANIMLARI	**Ortam:** Elektronik laboratuvarı **Donanım:** Lojik entegreler, elektronik elemanlar, lojik deney setleri, güç kaynağı, osilaskop, sinyal jeneratörü, giriş-çıkış işlemleri için hazırlanmış modüller, bread bord, el takımları.
ÖLÇME VE DEĞERLENDİRME	Her faaliyetin sonunda, ölçme soruları ile öğrenme düzeyinizi ölçeceksiniz. Araştırmalarla, grup çalışmaları ve bireysel çalışmalarla öğretmen rehberliğinde ölçme ve değerlendirmeyi gerçekleştirebileceksiniz.

GİRİŞ

Sevgili Öğrenci,

Lojik Devreler-2 modülü ile kodlayıcılar, kod çözücüler, çoklayıcılar, seçiciler, kaydediciler ve sayıcılar ile ilgili temel yeterlikleri kazanacaksınız. Tüm bu lojik yapıların elektronik ve otomasyon dünyasında çok önemli yerleri bulunmaktadır.

Endüstriyel otomasyonun yer aldığı hemen hemen her yerde karşılaşabileceğiniz bu yapıları öğrenerek ve uygulayarak çok değerli tecrübeler elde edecek ve gelecekte öğreneceğiniz yüksek seviyeli konular için sağlam bir temel oluşturacaksınız.

Lojik dereler-2 modülü Temel Endüstri Uygulamaları Dersi'nin son modülüdür. Hazırlanan tüm öğrenme faaliyetleri birebir uygulamalı bilgileri içermektedir. Bu modül, size farklı tasarım yaklaşımlarını da kazandıracaktır. Bazen lojik devre tasarımında doğruluk tablosuna farklı açılardan bakmak gerektiğini bu modül içerisinde öğreneceksiniz.

Bu modülde uygulama çalışmaları mümkün olduğu ölçüde entegre elemanlarla yaptırılacaktır. Karmaşık lojik devre tasarımı yapılırken entegre elemanların kullanılması işimizi kolaylaştıracaktır. Gerçekleştirilmesi zor bir devre tasarlamak yerine işimizi kolaylaştıran ve zaman tasarrufu sağlayan bir entegre kullanmak daha uygun olur. Böylece zamandan ve maliyetten kazanabilirsiniz.

Bu modülde verilen konuları öğrenirken sayısal elektronik ile ilgili kitaplardan da faydalanmanız size değişik bakış açıları da kazandırabilir. Bu modül ile elde edeceğiniz en büyük kazanım, sayısal devre tasarım mantığınızı geliştirmek olacaktır.

ÖĞRENME FAALİYETİ–1

AMAÇ

Kodlayıcı devrelerini doğru olarak kurabilecek ve gerekli sayısal çıkışı elde edebileceksiniz.

ARAŞTIRMA

- Kodlayıcı devrelerin hangi amaçlarla kullanıldıklarını araştırınız.
- Kodlama için özel olarak üretilen entegre elemanları araştırınız ve kendi aranızda edindiğiniz bilgileri paylaşınız.

1. KODLAYICI DEVRELER

Kodlayıcı (enkoder) sayısal bir bilginin istenilen biçimde ifade edilmesini; diğer bir deyişle kodlanmasını sağlayan lojik devredir. Bir sayısal koddan başka bir sayısal koda dönüşüm için kullanılır. Ayrıca desimal olarak girilen klasik sayısal bilgileri sayısal sistemlerin işleyebileceği şekle dönüştürür. Alfanümerik tuş takımlarının ve klavyenin içerisinde kodlayıcı devreler bulunmaktadır.



Şekil 1.1: Kodlayıcı devre blok şeması

1.1. Kodlayıcı Tasarımı

Kodlayıcı tasarımında öncelikle giriş sayısına bakılır ve bu girişleri kodlayabilecek minimum çıkış sayısı bulunur. Örneğin 10 adet girişin kodlanması isteniyorsa $2^n > 10$ formülünü sağlayan n değeri 4'tür. Bu nedenle kodlayıcının 4 adet çıkışı olmalıdır. Bundan sonraki aşamada istenen kodlayıcının doğruluk tablosu oluşturulur ve tasarım gerçekleştirilir.

Şekil 1.2'de örnek olarak 4 bitlik girişi 2 bit olarak kodlayan bir kodlayıcı devresinin doğruluk tablosu görülmektedir.

GİRİŞLER				ÇIKIŞLAR	
D3	**D2**	**D1**	**D0**	**X**	**Y**
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

Şekil 1.2: 4x2 enkoder doğruluk tablosu

Yukarıda görüldüğü gibi 0 nu.lu giriş (D0) 1 olduğunda çıkışta 00 sayısal bilgisi, 1 nu.lu giriş (D1) 1 olduğunda 01 sayısal bilgisi, 2 nu.lu giriş (D2) 1 olduğunda 10 sayısal bilgisi ve 3 nu.lu giriş 1 olduğunda ise 11 sayısal bilgisi elde edilecektir. Görüldüğü gibi sadece bir giriş aktif ve çıkışta bu girişin ikili sayı sisteminde kodu elde edilmektedir.

Doğruluk tablosundan X ve Y denklemleri:

$$X=\overline{D}_3 D_2 \overline{D}_1 \overline{D}_0 + D_3 \overline{D}_2 \overline{D}_1 \overline{D}_0 \quad \text{ve} \quad Y = \overline{D}_3 \overline{D}_2 D_1 \overline{D}_0 + D_3 \overline{D}_2 \overline{D}_1 \overline{D}_0$$

olarak elde edilir. X'i sadece D2 ve D3 lojik 1 yapmaktadır. Aynı şekilde Y'yi sadece D1 ve D3 lojik 1 yapmaktadır. Bu kodlama yaklaşımıyla sadeleştirme yapılınca, en sade denklem X=D2+D3 ve Y=D1+D3 olarak bulunur.

Şekil 1.3'te dört adet girişi 2'li sistemde kodlayan devre görülmektedir. D0 girişinin 00 olarak XY çıkışında elde edilmesi için D0 girişi NC (No Connection) çıkışına bağlanmıştır.



Şekil 1.3: 4x2 enkoder devresi

Şekil 1.4'te 0-9 arası desimal tuşları 4 bit olarak kodlayan kodlayıcı devrenin blok diyagramı görülmektedir.



Şekil 1.4: 10x4 enkoder blok diyagramı

Girişler toplam 10 adet olup 0'dan 9'a kadardır. Çıkışlar 4 adettir. Çünkü en büyük rakam olan 9 için 4 bit yeterlidir. Giriş sayısı 10 olduğundan doğruluk tablosu 2^{10} sıra olmalıdır. Fakat doğruluk tablosu farklı açıdan bakılarak hazırlanmıştır. Buradaki amaç, hangi tuşa basılmışsa o tuşun 2'li sistemdeki kodunu elde etmektir. Bu nedenle tüm giriş değerleri tabloya yazılmamıştır. Şekil 1.5'i inceleyiniz.

Giriş(tuş)										Çıkış			
0	1	2	3	4	5	6	7	8	9	D_3	D_2	D_1	D_0
1	0	0	0	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	0	0	0	1	0	0
0	0	0	0	0	1	0	0	0	0	0	1	0	1
0	0	0	0	0	0	1	0	0	0	0	1	1	0
0	0	0	0	0	0	0	1	0	0	0	1	1	1
0	0	0	0	0	0	0	0	1	0	1	0	0	0
0	0	0	0	0	0	0	0	0	1	1	0	0	1

Şekil 1.5: 10x4 enkoder doğruluk tablosu

D_3 için aşağıdaki ifade yazılabilir.

$$D_3 = \overline{0}.\overline{1}.\overline{2}.\overline{3}.\overline{4}.\overline{5}.\overline{6}.\overline{7}.8.\overline{9} + \overline{0}.\overline{1}.\overline{2}.\overline{3}.\overline{4}.\overline{5}.\overline{6}.\overline{7}.\overline{8}.9$$

Bu ifadeyi incelersek daha basit hâle getirebiliriz.

$D_3 = 8+9$

Sadece '8' tuşuna veya '9' tuşuna basılırsa D_3 çıkışı lojik 1 olacaktır. Kodlama işlemi için diğer tuşların basılmasına gerek olmadığından ihmal edilebilir. Bu nedenle doğruluk tablosu yukarıda basitleştirilerek gösterilmiştir.

1.2. Kodlayıcı Entegreleri

Günümüzde entegre elemanlar, elektronik tasarımı oldukça kolaylaştırmış ve elektronik devre ve ürün maliyetini düşürmüştür. Bir kodlayıcı devreyi lojik kapılarla tasarlamak yerine eğer varsa hazır entegre kullanmak daha mantıklı bir seçimdir. Bu kısımda bazı kodlayıcı entegrelerini ve devre bağlantılarını öğreneceksiniz.

Şekil 1.6'da desimal 0-9 arası rakamları BCD formatında kodlayan 74LS147 entegresi görülmektedir. Bu entegre, klavye kodlama ve sıra seçme gibi işlemler için

kullanılabilmektedir. Şekil 1.7, 74LS147 kodlayıcısının uç bağlantılarının özelliklerini, şekil 1.8 ise doğruluk tablosunu göstermektedir.



Şekil 1.6: 74LS147 entegresi

A-B-C-D	Kodlayıcı çıkışları (Aktif-0)
1--9	Kodlayıcı girişleri (Aktif-0)
Vcc	Besleme gerilimi-5V
Gnd	Şase bağlantısı
NC	Bağlantısı olmayan bacak

Şekil 1.7: 74LS147 uçlarının kullanımı

GİRİŞLER									**ÇIKIŞLAR**			
1	**2**	**3**	**4**	**5**	**6**	**7**	**8**	**9**	**D**	**C**	**B**	**A**
1	1	1	1	1	1	1	1	1	1	1	1	1
x	x	x	x	x	x	x	x	0	0	1	1	0
x	x	x	x	x	x	x	0	1	0	1	1	1
x	x	x	x	x	x	0	1	1	1	0	0	0
x	x	x	x	x	0	1	1	1	1	0	0	1
x	x	x	x	0	1	1	1	1	1	0	1	0
x	x	x	0	1	1	1	1	1	1	0	1	1
x	x	0	1	1	1	1	1	1	1	1	0	0
x	0	1	1	1	1	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1	1	1	0

x: Önemsiz giriş

Şekil 1.8: 74LS147 doğruluk tablosu

Yukarıdaki tabloya göre hangi desimal giriş lojik 0 ise BCD kodu çıkışta terslenmiş olarak oluşmaktadır. Örneğin 1. giriş lojik 0 ise çıkışta 0001'in tersi olan 1110 değeri elde edilmektedir. 0 desimal değeri ise bütün girişler lojik 1 iken, çıkışta 1111 değeri ile ifade edilmektedir.

UYGULAMA FAALİYETİ

Kodlayıcı devresini aşağıdaki tablo içerisinde yer alan işlem basamaklarında belirtilen adımları izleyerek uygulama faaliyetini yapınız.



Şekil 1.9: Kodlayıcı uygulama faaliyeti devre şeması

GİRİŞLER									ÇIKIŞLAR			
1	2	3	4	5	6	7	8	9	D	C	B	A
1	1	1	1	1	1	1	1	1				
0	1	1	1	1	1	1	1	1				
1	0	1	1	1	1	1	1	1				
1	1	0	1	1	1	1	1	1				
1	1	1	0	1	1	1	1	1				
1	1	1	1	0	1	1	1	1				
1	1	1	1	1	0	1	1	1				
1	1	1	1	1	1	0	1	1				
1	1	1	1	1	1	1	0	1				
1	1	1	1	1	1	1	1	0				

Şekil 1.10: Kodlayıcı uygulama faaliyeti doğruluk tablosu

İşlem Basamakları	Öneriler
➢ Şekil 1.9'daki devre için gereken malzemeleri ve araç-gereci hazırlayınız.	
➢ 74LS147 entegresinin katalog bilgilerini inceleyiniz.	➢ Entegrenin çalışmasını, karakteristik özelliklerini inceleyiniz.
➢ Devreyi kurunuz. Entegrenin Vcc ve Gnd bağlantısını yapınız.	➢ Enerji vermeyiniz.
➢ Eleman bağlantılarını son kez kontrol ediniz.	
➢ Entegre girişlerine butonların hangi durumunda lojik-0 ve lojik-1 geldiğini devre bağlantılarını takip ederek bulunuz.	
➢ Led diyodların lojik-1'de mi yoksa lojik-0'da mı ışık verdiğini devre bağlantılarını takip ederek bulunuz.	
➢ Devreye 5V gerilim uygulayınız.	
➢ Butonların hiçbirine basmadan led çıkışını gözleyiniz ve yorumlayınız.	
➢ Butonlara sırayla basarak led diyodları gözleyiniz.	
➢ Sonuçları şekil 1.10'a kaydediniz.	

ÖLÇME VE DEĞERLENDİRME

Bu faaliyet sonunda kazandıklarınızı aşağıdaki soruları cevaplandırarak ölçünüz.

Aşağıdaki soruları dikkatlice okuyarak doğru seçeneği işaretleyiniz.

1. Aşağıdakilerden hangisi kodlayıcı devrelerin kullanım amaçlarından biri değildir?

A) Kodlayıcı sayısal bir bilgiyi istenilen biçimde kodlar.
B) Frekans bölme amaçlı kullanılır.
C) Bir sayısal koddan başka bir sayısal koda dönüşüm için kullanılır.
D) Desimal olarak girilen klasik sayısal bilgileri sayısal sistemlerin işleyebileceği şekle dönüştürür.

2. 16 girişi kodlayabilmek için en az kaç adet çıkışa ihtiyaç vardır?

A) 1 **B)** 2 **C)** 3 **D)** 4

3. Aşağıdakilerden hangisi entegre kodlayıcı kullanmanın avantajlarından biridir?

A) Devrenin kompleks bir yapıya kavuşması.
B) Devre maliyetinin artması.
C) Elektronik tasarımın kolaylaşması.
D) Uygulama zamanının artması.

4. Şekil 1.5'e göre D0 çıkışının lojik denklemi aşağıdakilerden hangisidir?

A) D0=1+3+5+7+9
B) D0=4+5+6+7+9
C) D0=2+3+6+7+9
D) D0=1+2+5+7+8

5. Şekil 1.5'e göre D1 çıkışının lojik denklemi aşağıdakilerden hangisidir?

A) D1=1+3+5+7+9
B) D1=4+5+6+7
C) D1=2+3+6+7
D) D1=1+3+5+7

6. Şekil 1.5'e göre D2 çıkışının lojik denklemi aşağıdakilerden hangisidir?

A) D2=1+4+5+7
B) D2=3+5+7+9
C) D2=4+5+6+7
D) D2=1+3+5+7

7. Şekil 1.5'ten yararlanarak D0, D1 ve D2 çıkışları için aşağıdaki devreyi tamamlayınız.



DEĞERLENDİRME

Cevaplarınızı cevap anahtarıyla karşılaştırınız. Yanlış cevap verdiğiniz ya da cevap verirken tereddüt ettiğiniz sorularla ilgili konuları faaliyete geri dönerek tekrarlayınız. Cevaplarınızın tümü doğru ise bir sonraki öğrenme faaliyetine geçiniz.

ÖĞRENME FAALİYETİ–2

AMAÇ

Kod çözücü devrelerini doğru olarak kurabilecek ve gerekli sayısal çıkışı elde edebileceksiniz.

ARAŞTIRMA

- Kod çözücü devrelerin hangi amaçlarla kullanıldıklarını araştırınız.
- Kod çözme için özel olarak üretilen entegre elemanları araştırınız ve kendi aranızda edindiğiniz bilgileri paylaşınız.

2. KOD ÇÖZÜCÜ DEVRELER

Kod çözücü (dekoder), kodlayıcının tersi işlem yapar. Kodlanmış sinyalleri bizim anlayabileceğimiz sinyallere dönüştürür. Günümüzde farklı amaçlarla yapılmış hazır kod çözücü entegreler vardır. Ayrıca lojik kapılar kullanarak da kod çözücü modülleri yapılabilir. Bilgisayarların ana kartlarında, diğer mikroişlemci tabanlı sistemlerde adresleme amacıyla ve 7 ledli gösterge gibi çeşitli çıkış elemanlarını istenilen biçimde kontrol etmek için kod çözücüler kullanılır.



Şekil 2.1: Kod çözücü devre blok diyagramı

2.1. Kod Çözücü Tasarımı

Bir kod çözücüde n adet giriş var ise 2^n adet çıkış vardır. Kullanılması gereken kod çözücü tipi kontrol edilmek istenen devreye göre belirlenir. Örneğin bir hafıza sisteminde 3 adet hafıza elemanı varsa 2x4 kod çözücü bu sistem için yeterlidir. Çünkü maksimum 4 çıkışın 3'ü ile kontrol gerçekleşebilir. Bundan sonraki aşamada doğruluk tablosu oluşturulur ve tasarım tabloya göre gerçekleştirilir.

Şekil 2.2'de 2 girişli 4 çıkışlı bir kod çözücü görülmektedir. Devre girişine uygulanan binary kodlamaya göre sadece istenen bir çıkış aktif olmakta, diğerleri pasif olmaktadır. Şekil 2.3 2x4 kod çözücünün çalışmasını göstermektedir.

Şekil 2.3'te görüldüğü gibi kod çözücüye girilen binary sayının desimal karşılığını veren çıkış lojik-1 olmakta, diğer çıkışlar lojik-0 olmaktadır. Böylece girişin kodu çözülmektedir.



Şekil 2.2: 2x4 kod çözücü devre şeması

GİRİŞ		ÇIKIŞ			
A	**B**	**Y3**	**Y2**	**Y1**	**Y0**
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

Şekil 2.3: 2x4 kod çözücü doğruluk tablosu

Şekil 2.3'e göre çıkış denklemleri şöyledir:

$$Y0 = \overline{A}\,\overline{B} \qquad Y1 = \overline{A}B \qquad Y2 = A\overline{B} \qquad Y3 = AB$$

Bu denklemlerin birleştirilmiş lojik devresi çizildiğinde şekil 2.2'deki 2x4 kod çözücü elde edilir.

2.2. Kod Çözücü Entegreleri

Bir kod çözücü devreyi tasarlamak ve devreyi kurmak çok zaman alabilir, maliyet artabilir. Bu nedenle kod çözme işini gerçekleştirebilecek bir entegre eleman kullanmak akıllıca bir seçim olacaktır. Bu başlık altında bazı kod çözücü entegrelerini ve devre bağlantılarını öğreneceksiniz.

Aşağıda çok geniş bir alanda kullanılan kod çözücü entegrelerinden bahsedilmiştir.

2.2.1. 74LS138 3x8 Kod Çözücü Entegresi

Şekil 2.4'te 74LS138 entegresi görülmektedir. 74LS138 kod çözücü entegresi hafıza sistemlerinde entegre seçiminde ve benzer amaçlarla diğer elektronik devrelerde kullanılır. Üç adet giriş ile maksimum sekiz farklı eleman seçilebilir. Ayrıca ileride anlatılacak olan demultiplexer elemanı olarak da kullanılabilmektedir.



Şekil 2.4: 74LS138 entegresi

A0-A1-A2	Adres girişleri (Aktif-1)
$\overline{E}_1$ - $\overline{E}_2$	İzin girişleri (Aktif-0)
E_3	İzin girişi (Aktif-1)
$\overline{O}_0$ – –$\overline{O}_7$	Aktif-0 Çıkışlar
Vcc	Besleme gerilimi-5V
Gnd	Şase bağlantısı

Şekil 2.5: 74LS138 uçlarının kullanımı

Şekil 2.6'da 74LS138 kod çözücü entegresinin doğruluk tablosu görülmektedir. Görüldüğü üzere $\overline{E}_1$ ile $\overline{E}_2$ uçları lojik-0 ve E_3 ucu da lojik-1 olmadığı sürece tüm çıkışlar lojik-1 değerindedir. Bu durumda herhangi bir kod çözme işlemi gerçekleşemez. Bu uçlardan bahsedilen gerekli izin bilgisi girildikten sonra kontrol A0,A1 ve A2 adres girişlerinden yapılır. Bu girişlerden girilen koda göre ilgili çıkış lojik-0 diğer çıkışlarda lojik-1 olur. Değeri 0 olan çıkış aktiftir (Aktif-0), değeri 1 olan çıkış ise pasiftir.

Şekil 2.7'de ise 74LS138 kod çözücü entegresinin bir devrede temel kullanım devresi görülmektedir.

GİRİŞLER						**ÇIKIŞLAR**							
$\overline{E}_1$	$\overline{E}_2$	E_3	A_2	A_1	A_0	$\overline{Q}_7$	$\overline{Q}_6$	$\overline{Q}_5$	$\overline{Q}_4$	$\overline{Q}_3$	$\overline{Q}_2$	$\overline{Q}_1$	$\overline{Q}_0$
1	X	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	X	1	1	1	1	1	1	1	1
X	X	0	X	X	X	1	1	1	1	1	1	1	1
0	0	1	0	0	0	1	1	1	1	1	1	1	0
0	0	1	0	0	1	1	1	1	1	1	1	0	1
0	0	1	0	1	0	1	1	1	1	1	0	1	1
0	0	1	0	1	1	1	1	1	1	0	1	1	1
0	0	1	1	0	0	1	1	1	0	1	1	1	1
0	0	1	1	0	1	1	1	0	1	1	1	1	1
0	0	1	1	1	0	1	0	1	1	1	1	1	1
0	0	1	1	1	1	0	1	1	1	1	1	1	1

X: Önemsiz giriş

Şekil 2.6: 74LS138 doğruluk tablosu



Şekil 2.7: 74LS138 temel kullanım devresi

Şekil 2.8'de 74LS138'in bir hafıza sistemindeki eprom ve ram bellekler ile bağlantısı görülmektedir. Bu devrede hafıza sistem tasarımı sonucunda A13, A12 ve A11 adres hatları adresleme girişlerine; A15 ve A14 hatları da izin girişlerine bağlanmıştır. E3 izin girişi de IO/M bağlantısı ile kontrol edilmektedir. Kontrolü ve adreslemeyi hafıza sistemindeki bir mikroişlemci veya mikrodenetleyici gerçekleştirebilir.



Şekil 2.8: 74LS138'in eprom ve ram bağlantısı

2.2.2. Kod Çözücü Gösterge Entegreleri

2.2.2.1. Yedi Ledli Gösterge

7 ledli gösterge, desimal numaraları görüntülemek için birleşik bir paket hâline getirilmiş ledlerden oluşur. Ayrıca üzerinde desimal noktayı(DP) göstermek için bir led daha vardır. Şekil 2.9'da 7 ledli gösterge görülmektedir.

Yeterli parlaklık elde etmek için akım diğer normal ledlerde olduğu gibi 5mA ile 20mA arasında olmalıdır. Gösterge led gerilimi yaklaşık 2V uygulanmalıdır.



Şekil 2.9: 7 ledli gösterge

Şekil 2.10 ve şekil 2.11'de görüldüğü gibi 7 ledli göstergelerin iki çeşidi vardır. Bunlar ortak anotlu ve ortak katotlu göstergelerdir.

Ortak anotlu 7 ledli göstergede yeterli parlaklık için sürücü çıkışı lojik-0 olmalıdır. Sinyal lojik-0 olduğunda akım geçişi olur ve display ışık verir. Diğer yandan ortak katotlu tipler için sürücü çıkış uçları lojik-1 olmalıdır.



Şekil 2.10: Ortak anot yedi ledli gösterge iç yapısı

7 ledli göstergenin ortak anotlu veya ortak katotlu olmasına göre iki farklı sürücü entegre kullanılabilir. Sürücü entegre ile ikili sistemde girilen kodun desimal karşılığı displayde görülür. Entegrenin diğer avantajı da gösterge ledlerini sürmek için yeterli akım verebilmesidir.



Şekil 2.11: Ortak katot yedi ledli gösterge iç yapısı

7 ledli göstergeli devrede her gösterge ledine seri bağlı bir direnç kullanılmalıdır. Böylece ledler aşırı akımdan korunmuş olacaktır. 220 Ohm'luk bir direnç bu amaçla kullanılabilir. Her bir ledden geçen akım aşağıdaki gibi hesaplanabilir.

$$I = \frac{5-2}{220} \approx 13.6 \text{ [mA]}$$

2.2.2.2. 74LS47 Kod Çözücü Entegresi

74LS47 entegresi ortak anotlu 7 ledli göstergelerde kullanılır. Şekil 2.12'de 74LS47'nin yapısı görülmektedir.



Şekil 2.12: 74LS47 entegresi

Uçlar	Kullanım amacı	Sinyal seviyesi	Açıklama
A-D	Binary girişler	Aktif-1	Sinyal giriş uçlarıdır.
$\overline{a}$-$\overline{g}$	7 seg. display için çıkışlar	Aktif-0	7 adet göstege ledinin bağlanacağı çıkışlardır.
$\overline{LT}$	Display testi	Aktif-0	BI 1 iken bu uç seviyesi 0 ise tüm çıkışlar 0 olur. Bu nedenle normal kullanımda 1 veya bağlantısız olmalıdır.
$\overline{RBI}$	Silme girişi	Aktif-0	Binary girişi sıfır olduğu zaman etkilidir. Bu giriş 0 ise tüm çıkışlar 1 olur (gösterge ledleri ışık vermez).
$\overline{BI/RB0}$	lme girişi veya silme çıkışı	Aktif-0	Bu giriş 0 olduğunda tüm çıkışlar 1 olur (gösterge ledleri ışık vermez). Bu uç aynı zamanda RB0 adıyla çıkış olarak da kullanılır. RBI 0 ve tüm binary girişler sıfır olduğunda bu uç da 0 olur.

Şekil 2.13: 74LS47 uçlarının kullanımı

Şekil 2.13'te 74LS47 entegresinin kullanım özellikleri görülmektedir. Şekil 2.14'te ise giriş değerlerine göre çıkışta elde edilen 7 ledli göstergeye uygun bilgiler görülmektedir. Şekil 2.13'te verilen bilgiler ışığında entegre kullanılabilir. Entegre çıkışında 7 ledli gösterge değerlerini elde etmek için LT, RBI ve BI/RB0 uçlarının lojik-1'e bağlanması gereklidir. Bu uçlar tabloda görülen fonksiyonları için de kullanılabilir.

GİRİŞ				ÇIKIŞ						
D	**C**	**B**	**A**	**a**	**b**	**c**	**d**	**e**	**f**	**g**
0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	0	0	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0
0	0	1	1	0	0	0	0	1	1	0
0	1	0	0	1	0	0	1	1	0	0
0	1	0	1	0	1	0	0	1	0	0
0	1	1	0	1	1	0	0	0	0	0
0	1	1	1	0	0	0	1	1	1	1
1	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	1	1	0	0
1	0	1	0	1	1	1	0	0	1	0
1	0	1	1	1	1	0	0	1	1	0
1	1	0	0	1	0	1	1	1	0	0
1	1	0	1	0	1	1	0	1	0	0
1	1	1	0	1	1	1	0	0	0	0
1	1	1	1	1	1	1	1	1	1	1

Şekil 2.14: 74LS47 doğruluk tablosu



Şekil 2.15: 74LS47 girişleri ve 7 ledli gösterge görüntüleri

Şekil 2.14'te görülen çıkış değerlerinin 7 elemanlı göstergede oluşturdukları görüntüler şekil 2.15'te görülmektedir. Doğruluk tablosunda görüldüğü gibi her giriş değeri için entegrede bir çıkış üretilir. Sadece 0-9 arası giriş bilgileri için anlamlı çıkış görüntüsü elde edilmektedir.

2.2.2.3. 74HC4511 Kod Çözücü Entegresi

74HC4511 CMOS'dur ve ortak katotlu 7 elemanlı gösterge için kullanılır. Şekil 2.16'da 74HC4511 entegresi görülmektedir.



Şekil 2.16: 74HC4511 entegresi

74HC4511 uçlarının fonksiyonları şekil 2.17'de görülmektedir.

Uçlar	Kullanım amacı	Sinyal seviyesi	Açıklama
A-D	Binary giriş	Aktif-1	Sinyal giriş uçlarıdır.
a-g	7 seg. LED için çıkış	Aktif-1	7 adet segmentin bağlanacağı çıkışlar.
$\overline{LT}$	Display testi	Aktif-0	Bu seviye 0'sa bütün çıkışlar 1 olurlar.
$\overline{BI}$	Silme girişi	Aktif-0	Bu giriş 0 ve LT 1 olduğunda tüm çıkışlar 0 olurlar (display değer göstermez).
LE	Tutma izni		Bu giriş normalde 0 olmalıdır. 1 olursa entegre bütün çıkışlarını değişim süresince saklı tutar.

Şekil 2.17: 74HC4511 entegresi fonksiyonlari

Şekil 2.18'de 74HC4511 entegresinin doğruluk tablosu görülmektedir. Görüldüğü gibi 7 elemanlı gösterge ledlerinin ışık vermesi için entegrede lojik-1 bilgisi üretilmektedir. Entegrede LE girişi lojik-0 değerinde, BI ve LT girişleri de lojik-1 seviyesinde olmalıdır. Bu şartlar sağlanmazsa istenen entegre çıkışı ve gösterge görüntüsü elde edilemez.

GİRİŞ				ÇIKIŞ						
D	**C**	**B**	**A**	**a**	**b**	**c**	**d**	**e**	**f**	**g**
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	0	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	0	0	1	1
1	0	1	0	0	0	0	0	0	0	0
1	0	1	1	0	0	0	0	0	0	0
1	1	0	0	0	0	0	0	0	0	0
1	1	0	1	0	0	0	0	0	0	0
1	1	1	0	0	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

Şekil 2.18: 74HC4511 doğruluk tablosu

Doğruluk tablosunda görüldüğü gibi sadece 0000 (0) ile 1001 (9) arası girişler için 7 elemanlı gösterge değeri üretilmektedir. 1010 ile 1111 girişleri için çıkışların tümü lojik-0 seviyesindedir.

Kod çözücü devresini aşağıdaki tablo içerisindeki işlem basamaklarındaki adımları izleyerek uygulama faaliyetini yapınız.



Şekil 2.19: Öğrenme faaliyeti 2- 2.1.uygulama devresi

GİRİŞ			ÇIKIŞ							
A_2	A_1	A_0	Q_7	Q_6	Q_5	Q_4	Q_3	Q_2	Q_1	Q_0
0	0	0								
0	0	1								
0	1	0								
0	1	1								
1	0	0								
1	0	1								
1	1	0								
1	1	1								

Şekil 2.20: Öğrenme faaliyeti 2- 2.1. uygulama sonuç tablosu

İşlem Basamakları	Öneriler
➢ Şekil 2.19'daki devre için gereken malzemeleri ve araç-gereci hazırlayınız.	➢
➢ 74LS138 entegresinin katalog bilgilerini inceleyiniz.	➢ Entegrenin çalışmasını, karakteristik özelliklerini inceleyiniz.
➢ Devreyi kurunuz. Entegrenin Vcc ve Gnd bağlantısını yapınız.	➢ Enerji vermeyiniz.
➢ Eleman bağlantılarını son kez kontrol ediniz.	➢
➢ Entegre girişlerine anahtarların hangi durumunda lojik-0 ve lojik-1 geldiğini devre bağlantılarını takip ederek bulunuz.	➢
➢ Led diyoDların lojik-1'de mi yoksa lojik-0'da mı ışık verdiğini devre bağlantılarını takip ederek bulunuz.	➢
➢ Devreye 5V gerilim uygulayınız.	➢
➢ Anahtarların hiçbirini kapatmadan led çıkışını gözleyiniz ve yorumlayınız.	➢
➢ Anahtarları sırayla kapatarak led diyoDları gözleyiniz.	➢
➢ Sonuçları şekil 2.20'de görülen tabloya kaydediniz.	➢
➢ E1 veya E2'den en az birine lojik-1 veriniz. Şekil 2.20'deki giriş bilgilerini giriniz. Çıkışı gözleyiniz.	➢
➢ E1 ve E2'yi boşta bırakınız. Çıkışı gözleyiniz.	➢
➢ E3 girişini şaseye bağlayınız. Çıkışı gözleyiniz.	➢
➢ E3 girişini boşta bırakınız. Çıkışı gözleyiniz.	➢ TTL entegreler ile ilgili öğrendiğiniz bilgileri gözden geçiriniz.

Kod çözücü devresini aşağıdaki tablo içerisindeki işlem basamaklarındaki adımları izleyerek uygulama faaliyetini yapınız.



Şekil 2.22: Öğrenme faaliyeti 2- 2.2. uygulama devresi

D	C	B	A	QA	QB	QC	QD	QE	QF	QG	OD
0	0	0	0								
0	0	0	1								
0	0	1	0								
0	0	1	1								
0	1	0	0								
0	1	0	1								
0	1	1	0								
0	1	1	1								
1	0	0	0								
1	0	0	1								

Şekil 2.23: Öğrenme faaliyeti 2- 2.2 uygulama sonuç tablosu

İşlem Basamakları	Öneriler
➢ Şekil 2.22'deki devre için gereken malzemeleri ve araç-gereci hazırlayınız.	
➢ 74LS47 entegresinin katalog bilgilerini inceleyiniz.	➢ Entegrenin çalışmasını, karakteristik özelliklerini inceleyiniz.
➢ Devreyi kurunuz. Entegrenin Vcc ve Gnd bağlantısını yapınız.	➢ Enerji vermeyiniz.
➢ Eleman bağlantılarını son kez kontrol ediniz.	
➢ Entegre girişlerine anahtarların hangi durumunda lojik-0 ve lojik-1 geldiğini devre bağlantılarını takip ederek bulunuz.	
➢ Gösterge ledlerinin lojik-1'de mi yoksa lojik-0'da mı ışık verdiğini devre bağlantılarını takip ederek bulunuz.	
➢ Devreye 5V gerilim uygulayınız.	
➢ Şekil 2.23'Teki giriş değerlerini sırayla uygulayarak çıkış değerlerini ve göstergede okuduğunuz değeri (OD) bulunuz.	
➢ LT ucunu lojik-0 yapınız ve göstergeyi gözleyiniz.	
➢ RBI girişini 0000 datasını uyguladıktan sonra 0 yapınız ve göstergeyi gözleyiniz.	
➢ Aynı işlemi girişe 0000'dan farklı bir değer girerek gerçekleştiriniz.	

ÖLÇME VE DEĞERLENDİRME

Bu faaliyet sonunda kazandıklarınızı aşağıdaki soruları cevaplandırarak ölçünüz.

Aşağıdaki soruları dikkatlice okuyarak doğru seçeneği işaretleyiniz.

1. Aşağıdakilerden hangisi kod çözücü devrelerin elektronik sistemlerde kullanım amaçlarından biri değildir?

A) Mikroişlemci tabanlı sistemlerde adresleme
B) 7 ledli gösterge kontrolü
C) Giriş bilgisine göre istenen elemanları aktifleme
D) İstenen girişi seçme

2. 5 adet hafıza birimini kontrol edebilmek için kaç giriş ve çıkışlı bir kod çözücüye ihtiyaç vardır?

A) 5x1 **B)** 5x5 **C)** 3x5 **D)** 3x8

3. Aşağıdakilerden hangisi ortak anot göstergenin özelliklerinden biri değildir?

A) Ortak anot göstergeye 5V ortak olarak verilir
B) Gösterge ledleri lojik-1 bilgisi ile ışık verir.
C) Nokta ledi dahil 8 adet ledi vardır.
D) Gösterge ledleri lojik-0 bilgisi ile ışık verir.

4. Ortak anot 7 ledli göstergeye 0 ve 1 rakamlarını yazabilmek için aşağıdaki doğruluk tablosunu doldurunuz (A girişdir).

A	a	b	c	d	e	f	g
0							
1							

Şekil 2.25: Öğrenme faaliyeti-2 5. ölçme sorusu doğruluk tablosu

5. $Y0 = \overline{A}\overline{B}\overline{C}$ denklemi 3x8 bir kod çözücüye ait Y0 çıkışının denklemidir. Y0 çıkışının lojik-1 değerini üreterek aktif olması için A, B ve C değerleri ne olmalıdır?

A) A=1 B=0 C=1 **B)** A=1 B=0 C=0

C) A=0 B=0 C=1 **D)** A=0 B=0 C=0

6. Aşağıda 74LS138 entegresi ile yapılan bir 2x4 kod çözücü devresini tamamlayınız.



Şekil 2.26: Öğrenme faaliyeti-2 6. ölçme sorusu
2x4 kod çözücü devresi

DEĞERLENDİRME

Cevaplarınızı cevap anahtarıyla karşılaştırınız. Yanlış cevap verdiğiniz ya da cevap verirken tereddüt ettiğiniz sorularla ilgili konuları faaliyete geri dönerek tekrarlayınız. Cevaplarınızın tümü doğru ise bir sonraki öğrenme faaliyetine geçiniz.

ÖĞRENME FAALİYETİ–3

AMAÇ

Çoklayıcı devrelerini doğru olarak kurabilecek ve gerekli sayısal çıkışı elde edebileceksiniz.

ARAŞTIRMA

- Çoklayıcı devrelerin hangi amaçlarla kullanıldıklarını araştırınız.
- Çoklayıcı olarak kullanabileceğiniz entegre elemanları araştırınız ve kendi aranızda edindiğiniz bilgileri paylaşınız.

3. ÇOKLAYICI DEVRELER

Çoklayıcı (demultiplekser) girişteki veriyi kontrol girişlerine bağlı olarak uygun çıkışa yönlendirir. Bu tür devrelere bilgi dağıtıcıları da denilmektedir. Çalışma şekli kod çözücü devrelere benzer. Kod çözücüden farkı girişteki datayı istenen çıkışa yönlendirmesidir. Kod çözücü devrelere küçük eklemelerle çoklayıcı devreler elde edilebilir. Çoklayıcı sayesinde bir bilgi çok sayıda çıkışa aktarılabilir. Ağlarda kullanılan hub cihazlarının iç yapısında ve haberleşme sistemlerinde çoklayıcı devre mantığı kullanılmaktadır.

3.1. Çoklayıcı Tasarımı

Şekil 3.1'de basit bir çoklayıcı devresi blok diyagramı görülmektedir. Seçilmeyen çıkış daima pasif bir lojik değerde olacaktır. Örneğin aktif-0 çıkışlı bir tasarımda seçilen çıkış lojik-0 değerini alırken, seçilmeyen çıkış lojik-1 değerini alacaktır. Girişin içeriği önemli olmadığı sürece şekil 3.1 (b)'deki doğruluk tablosunda hangi durumda hangi çıkışın D olacağı belirtilmiştir.



(a)

Seçim	Çıkış	
S	X_0	X_1
0	D	0
1	0	D

(b)

Şekil 3.1: Basit çoklayıcı blok diyagramı ve doğruluk tablosu

Şekil 3.2'de şekil 3.1'deki blok şemanın lojik devresi ve lojik ifadeleri görülmektedir.



$$X_0 = D.\overline{S} \qquad X_1 = D.S$$

Şekil 3.2: Basit çoklayıcı lojik devresi

3.2. Çoklayıcı Entegreleri

Piyasada birçok çoklayıcı entegre bulunmaktadır. Bu entegrelerin bazıları hem kod çözücü hem de çoklayıcı olarak kullanılmakta iken; bazıları da hem çoklayıcı hem de seçici(multiplekser) olarak kullanılmaktadır.

Bu kısımda 74LS138 kod çözücü entegresinin çoklayıcı olarak kullanılmasını öğreneceksiniz. 2. bölümde 74LS138 ile ilgili özellikler verilmişti. 74LS138 entegresini çoklayıcı olarak kullanırken katalog görüntüsündeki A_0, A_1 ve A_2 uçları seçme girişleri olarak; $\overline{Q}_0 \ldots . \overline{Q}_7$ uçları da çoklayıcı çıkışı olarak kullanılır. $\overline{E}_1$, $\overline{E}_2$ ya da E_3 izin girişlerinden biri de veri girişi için kullanılır.

Şekil 3.3'te 74LS138'in çoklayıcı olarak kullanımını gösteren doğruluk tablosu ve şekil 3.4'te ise çoklayıcı devresi örneği görülmektedir. Bu devrede data girişi olarak $\overline{E}_1$ ucu kullanılmıştır. Çıkış olarak da $\overline{Q}_3$, $\overline{Q}_2$, $\overline{Q}_1$, $\overline{Q}_0$ kullanılmıştır. Şemada A_0 ve A_1 uçları seçme girişleridir. Anahtar açıkken girişler lojik-1 olarak algılanmaktadır. E3 girişi lojik-1 seviyesindedir.

Giriş		**D**	**Çıkış**			
A_1	A_0	$\overline{E}_1$	$\overline{Q}_3$	$\overline{Q}_2$	$\overline{Q}_1$	$\overline{Q}_0$
0	0	0/1	1	1	1	$\overline{E}_1$
0	1	0/1	1	1	$\overline{E}_1$	1
1	0	0/1	1	$\overline{E}_1$	1	1
1	1	0/1	$\overline{E}_1$	1	1	1

D: Girilen veri

Şekil 3.3: 74LS138'li çoklayıcı doğruluk tablosu



A_0 ve A_1 seçme girişleri ile datanın hangi çıkışa yönlendirileceği ayarlanır. Datadan hangi bilgi verilmişse $\overline{Q}_3$, $\overline{Q}_2$, $\overline{Q}_1$, $\overline{Q}_0$ çıkışlarından sadece birinden aynı bilgi alınır.

UYGULAMA FAALİYETİ

Çoklayıcı devresini aşağıdaki tablo içerisindeki işlem basamaklarındaki adımları izleyerek uygulama faaliyetini yapınız.



Şekil 3.5: Öğrenme faaliyeti-3 uygulama devresi

SEÇİM			D	ÇIKIŞ							
A_2	A_1	A_0	$\overline{E}_2$	$\overline{Q}_7$	$\overline{Q}_6$	$\overline{Q}_5$	$\overline{Q}_4$	$\overline{Q}_3$	$\overline{Q}_2$	$\overline{Q}_1$	$\overline{Q}_0$
0	0	0	0/1								
0	0	1	0/1								
0	1	0	0/1								
0	1	1	0/1								
1	0	0	0/1								
1	0	1	0/1								
1	1	0	0/1								
1	1	1	0/1								

Şekil 3.6: Öğrenme faaliyeti-3 uygulama sonuç tablosu

İşlem Basamakları	Öneriler
➢ Şekil 3.5'teki devre için gereken malzemeleri ve araç-gereci hazırlayınız.	
➢ 74LS138 entegresinin katalog bilgilerini inceleyiniz.	➢ Entegrenin çalışmasını, karakteristik özelliklerini inceleyiniz.
➢ Devreyi kurunuz. Entegrenin Vcc ve Gnd bağlantısını yapınız.	➢ Enerji vermeyiniz.
➢ Eleman bağlantılarını son kez kontrol ediniz.	
➢ Entegre girişlerine anahtarların hangi durumunda lojik-0 ve lojik-1 geldiğini devre bağlantılarını takip ederek bulunuz.	
➢ Ledlerinin lojik-1'de mi yoksa lojik-0'da mı ışık verdiğini devre bağlantılarını takip ederek bulunuz.	
➢ Devreye 5V gerilim uygulayınız.	
➢ Şekil 3.6'daki giriş değerlerini sırayla uygulayarak sonuçları tabloya yazınız.	
➢ Şekil 3.5'te $\overline{E}_2$ girişine sinyal jenaratörünü bağlayınız.	➢ Sinyal jeneratörünün canlı ucunu $\overline{E}_2$'ye, diğer ucunu şaseye bağlayınız.
➢ Sinyal jenaratöründen 1KHz frekanslı ve 5V genlikli kare dalga sinyal uygulayınız.	➢
➢ $\overline{Q}_0$ çıkışına osilaskop bağlayınız. Time/div=1 ms Volt/div=2 V ayarlayınız. Çıkış sinyalini ölçünüz ve şeklini çiziniz.	➢ Osilaskobun canlı ucunu $\overline{Q}_0$ çıkışına, diğer ucunu da şaseye bağlayınız.

Çoklayıcı devresini aşağıdaki tablo içerisindeki işlem basamaklarındaki adımları izleyerek uygulama faaliyetini yapınız.

İşlem Basamakları	Öneriler
➢ Aynı işlemi $\overline{Q}_0$'a bağlı olan ledi devreden çıkararak gerçekleştiriniz.	
➢ Seçilmeyen herhangi bir çıkışı osilaskop ile ölçünüz ve sinyal şeklini çiziniz.	
➢ Diğer çıkışları da seçip sinyallerini osilaskopta görünüz.	
➢ Osilaskop ölçümlerinizi yorumlayınız.	➢ Led bağlıyken ve değilken ölçtüğünüz değerleri de dikkate alınız.

ÖLÇME VE DEĞERLENDİRME

Bu faaliyet sonunda kazandıklarınızı aşağıdaki soruları cevaplandırarak ölçünüz.

Aşağıdaki soruları dikkatlice okuyarak doğru seçeneği işaretleyiniz.

1. Aşağıdakilerden hangisi çoklayıcı devrelerin elektronik sistemlerde kullanım amaçlarından biri değildir?

A. Girişteki verinin kontrol girişlerine bağlı olarak uygun çıkışa yönlendirilmesi.
B. İstenen bilginin anahtarlama ile çok sayıda çıkışa aktarılması.
C. İstenen çıkışın seçilmesi.
D. İstenen girişin seçilmesi.

2. Aşağıdakilerden hangisi Kod Çözücü ile Çoklayıcı arasındaki farkı en iyi açıklar?

A. Her ikisinde de istenen çıkış seçilir.
B. Kod çözücüde girişten seçme bilgisi girilir.
C. Kod çözücüde bir çıkış sadece aktif olurken, çoklayıcıda girişteki data istenen çıkışa yönlendirilir.
D. Kod çözücüde bir çıkış sadece aktif olurken, çoklayıcıda istenen bir giriş herhangi bir çıkışa yönlendirilir.

3. 16 adet hatta kare dalga sinyali çoklayabilmek için çoklayıcı sisteminde giriş, çıkış ve seçme uçları sayısı kaç adet olmalıdır?

A. 1 adet data ucu, 2 adet seçme ucu ve 16 adet çıkış ucu olmalıdır.
B. 1 adet data ucu, 4 adet seçme ucu ve 16 adet çıkış ucu olmalıdır.
C. 16 adet data ucu, 4 adet seçme ucu ve 16 adet çıkış ucu olmalıdır.
D. 16 adet data ucu, 4 adet seçme ucu ve 1 adet çıkış ucu olmalıdır.

4.



Seçim		Çıkış			
S_1	S_0	X_0	X_1	X_2	X_3
0	0	D	0	0	0
0	1	0	D	0	0
1	0	0	0	D	0
1	1	0	0	0	D

Şekil 3.8: Öğrenme Faaliyeti-3 4. Ölçme Sorusu Şekli

Şekil 3.8'de 4 çıkışlı bir çoklayıcının doğruluk tablosu ve lojik devresi görülmektedir. Bunlara göre aşağıdaki lojik ifadelerden hangisi yanlıştır?

A. $X_0 = \overline{S}_1 \overline{S}_0 D$

B. $X_1 = \overline{S}_1 S_0 D$

C. $X_2 = \overline{S}_1 \overline{S}_0 \overline{D}$

D. $X_3 = S_1 S_0 D$

5. Şekil 3.8'e göre aşağıdaki devreyi tamamlayınız.



Şekil 3.9: Öğrenme faaliyeti-3 5. ölçme sorusu şekli

DEĞERLENDİRME

Cevaplarınızı cevap anahtarıyla karşılaştırınız. Yanlış cevap verdiğiniz ya da cevap verirken tereddüt ettiğiniz sorularla ilgili konuları faaliyete geri dönerek tekrarlayınız. Cevaplarınızın tümü doğru ise bir sonraki öğrenme faaliyetine geçiniz.

ÖĞRENME FAALİYETİ–4

AMAÇ

Seçici devreleri doğru olarak kurabilecek ve gerekli sayısal çıkışı elde edebileceksiniz.

ARAŞTIRMA

- Seçici devrelerin hangi amaçlarla kullanıldıklarını araştırınız.
- Seçici olarak kullanabileceğiniz entegre elemanları araştırınız ve kendi aranızda edindiğiniz bilgileri paylaşınız.

4. SEÇİCİ DEVRELER

Seçici devreler (multiplekser); çok sayıda giriş hattı arasından birisini seçerek, seçilen hat bilgisini çıkışa aktaran devredir. Bu tür devrelere bilgi seçiciler de denilmektedir. Çalışma mantığı olarak çoklayıcının tam tersi iş yapar. İkisinin ortak özelliği, seçme işlemidir. 2^n adet bilgi giriş hattına sahip bir seçici de n adet seçme ucu vardır. Çıkış bit sayısı ise bilgi giriş hatlarının bit sayısına gore değişebilir. Bir bilgi giriş hattı 1 bitlik ise çıkış da 1 bitliktir. Seçici devreler haberleşme sistemlerinde ve seçme işlemi gerektiren diğer elektronik uygulamalarda kullanılmaktadır.

4.1. Seçici Tasarımı

Şekil 4.1'de 2 giriş 1 çıkışlı (2x1) bir seçici devre blok diyagramı görülmektedir.

(a)

Seçim S	Çıkış X
0	A
1	B

(b)

Şekil 4.1: 2x1 seçici devre blok diyagramı

Bu devrede S=0 olduğu zaman A hattı; S=1 olduğu zaman ise B hattı çıkışa aktarılmaktadır.

2^3 satıra sahip normal doğruluk tablosu yerine, S'nin durumuna göre çıkışta A veya B değişkenleri gösterilebilir. Çünkü çoklayıcı mantığında A ve B'nin içeriği önemli değildir.

Şekil 4.1'in lojik devresi ve lojik ifadesi şekil 4.2'de gösterilmiştir.



Şekil 4.2: 2x1 seçici devre

4.2. Seçici Entegreleri

Piyasada değişik özellikte birçok seçici entegre bulunmaktadır. Bu entegrelerin bazıları hem seçici (multiplekser) hem de çoklayıcı (demultiplekser) olarak kullanılabilmektedir.

Bu kısımda 74S151 seçici entegresini öğreneceksiniz. Şekil 4.3'te görüldüğü gibi entegrenin 8 adet bir bitlik data girişi (D0..D7), 3 adet kontrol girişi (A,B,C), 1 adet entegre aktifleme girişi (strobe) ve birbirinin tersi iki adet çıkışı (Y,W) bulunmaktadır.



Şekil 4.3: 74S151 seçici entegresi

Şekil 4.4'te 74S151 entegresinin doğruluk tablosu görülmektedir. Doğruluk tablosunda görüldüğü gibi seçme işleminin gerçekleşmesi için strob ucuna lojik-0 uygulanması gereklidir. A,B,C veri seçme uçlarına girilen bilgilere göre bir giriş hattı çıkışa aktarılır. Y çıkışına seçilen girişin kendisi, W çıkışına da seçilen girişin tersi aktarılır.

GİRİŞ				ÇIKIŞ	
SEÇME			Strob	Y	W
C	B	A	S		
X	X	X	H	L	H
L	L	L	L	D0	$\overline{D0}$
L	L	H	L	D1	$\overline{D1}$
L	H	L	L	D2	$\overline{D2}$
L	H	H	L	D3	$\overline{D3}$
H	L	L	L	D4	$\overline{D4}$
H	L	H	L	D5	$\overline{D5}$
H	H	L	L	D6	$\overline{D6}$

Şekil 4.4: 74S151 seçici entegresi doğruluk tablosu



Şekil 4.5: 74S151 tipik kullanım devresi

Şekil 4.5'te 74S151 entegresinin seçici olarak kullanıldığı tipik devre görülmektedir. Devrede görüldüğü gibi seçme girişlerinden girilen lojik değere göre istenen bilgi girişi çıkışa aktarılmaktadır.

UYGULAMA FAALİYETİ

Seçici devresini aşağıdaki tablo içerisindeki işlem basamaklarındaki adımları izleyerek uygulama faaliyetini yapınız.



Şekil 4.6: Öğrenme faaliyeti-4 uygulama devresi

C	B	A	Y	$\overline{W}$
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

Şekil 4.7: Öğrenme faaliyeti-4 uygulama sonuç tablosu

İşlem Basamakları	Öneriler
➢ Şekil 4.6'deki devre için gereken malzemeleri ve araç-gereci hazırlayınız.	
➢ 74S151 entegresinin katalog bilgilerini inceleyiniz.	➢ Entegrenin çalışmasını, karakteristik özelliklerini inceleyiniz
➢ Devreyi kurunuz. Entegrenin Vcc ve Gnd bağlantısını yapınız.	➢ Enerji vermeyiniz.
➢ Eleman bağlantılarını son kez kontrol ediniz.	
➢ Entegre girişlerine anahtarların hangi durumunda lojik-0 ve lojik-1 geldiğini devre bağlantılarını takip ederek bulunuz.	
➢ Ledin lojik-1'demi yoksa lojik-0'damı ışık verdiğini devre bağlantılarını takip ederek bulunuz.	
➢ Devreye 5V gerilim uygulayınız.	
➢ Şekil 4.6'da D4 girişine sinyal jenaratörünü bağlayınız. 1 Hz frekanslı ve 5V genlikli kare dalga sinyal uygulayınız.	➢ Sinyal jeneratörünün canlı ucunu D4'e, diğer ucunu şaseye bağlayınız.
➢ Y çıkışına osilaskop bağlayınız. Time/div=0.2 s Volt/div=2 V ayarlayınız	➢ Osilaskobun canlı ucunu Y çıkışına, diğer ucunu da şaseye bağlayınız.
➢ Şekil 4.7'deki seçme girişlerini sırayla uygulayarak sonuçları tabloya yazınız.	
➢ Sinyalleri osilaskopta ölçünüz. $\overline{W}$ çıkışındaki ledin durumunu da not ediniz.	
➢ Osilaskop ölçümlerinizi ve led çalışmasını birlikte yorumlayınız.	➢ Osilaskopta ölçtüğünüz değer ile ledin durumunu birlikte ele alınız.

ÖLÇME VE DEĞERLENDİRME

Bu faaliyet sonunda kazandıklarınızı aşağıdaki soruları cevaplandırarak ölçünüz.

Aşağıdaki soruları dikkatlice okuyarak doğru seçeneği işaretleyiniz.

1. Aşağıdakilerden hangisi multiplekseri tanımlar?

A) Belirli bir sayı dizisini tekrarlayan devredir.
B) Binary kod üreten devredir.
C) Seçilen giriş bilgisini çıkışa aktaran devredir.
D) Kod çözen devredir.

2. Aşağıdakilerden hangisi multiplekserin görevlerinden biri <u>değildir?</u>

A) Çok sayıda giriş hattı arasından birisini seçme.
B) Seçilen hat bilgisini çıkışa aktarma.
C) Bilgiyi, istenilen çıkışa yönlendirme.
D) Haberleşme sistemlerinde bilgi seçip aktarma.

3. 16 girişli multiplekser için seçme giriş sayısı aşağıdakilerden hangisidir?

A) 2 **B)** 4 **C)** 8 **D)** 16

4. Bir multiplekserin bilgi giriş hatları 2 bitlik ise çıkış datası kaç bitliktir?

A) 1 **B)** 2 **C)** 4 **D)** 8

5.



Seçim		Çıkış
S_1	S_0	X
0	0	A
0	1	B
1	0	C
1	1	D

Şekil 4.9: Öğrenme faaliyeti-4 5.ölçme sorusu şekli

4 girişli bir multiplekserin doğruluk tablosu Şekil 4.9'da verilmiştir. Bu multiplekserin lojik ifadesi aşağıdakilerden hangisidir?

A) $X = \overline{S}_1\overline{S}_0A + \overline{S}_1S_0B + S_1\overline{S}_0C + S_1S_0D$

B) $X = S_1\overline{S}_0A + \overline{S}_1S_0\overline{B} + S_1\overline{S}_0\overline{C} + S_1S_0D$

C) $X = \overline{S}_1\overline{S}_0\overline{A} + \overline{S}_1S_0B + S_1\overline{S}_0C + S_1S_0\overline{D}$

D) $X = \overline{S}_1S_0A + \overline{S}_1S_0B + S_1\overline{S}_0C + S_1\overline{S}_0D$

SEÇME	**ÇIKIŞLAR**			
S	**D3**	**D2**	**D1**	**D0**
0	A3	A2	A1	A0
1	B3	B2	B1	B0

Şekil 4.10: Öğrenme faaliyeti-4 6.-7.-8. ölçme sorusu şekli

Şekil 4.10'da verilen doğruluk tablosuna göre soru 6.,7. ve 8.soruları cevaplandırınız.

6. Şekil 4.10'daki doğruluk tablosu aşağıdakilerden hangisine ait olabilir?

A) Kodlayıcı **B)** Kod çözücü **C)** Çoklayıcı **D)** Seçici

7. Şekil 4.10'a göre S=1 yapılırsa, D0+D2 işleminin sonucu aşağıdakilerden hangisidir?

A) A2+B2 **B)** B2+A0 **C)** B0+B2 **D)** B2+A2

8. Şekil 4.10'a göre D3 denklemi aşağıdakilerden hangisidir?

A) $D_3 = \overline{S}A_3 + SB_3$ **B)** $D_3 = \overline{S}A_3 + SB_2$

C) $D_3 = \overline{S}A_1 + SB_1$ **D)** $D_3 = \overline{S}A_2 + SB_3$

DEĞERLENDİRME

Cevaplarınızı cevap anahtarıyla karşılaştırınız. Yanlış cevap verdiğiniz ya da cevap verirken tereddüt ettiğiniz sorularla ilgili konuları faaliyete geri dönerek tekrarlayınız. Cevaplarınızın tümü doğru ise bir sonraki öğrenme faaliyetine geçiniz.

ÖĞRENME FAALİYETİ–5

AMAÇ

Kaydedicileri doğru olarak kurabilecek ve gerekli sayısal çıkışı elde edebileceksiniz.

ARAŞTIRMA

- Kaydedicilerin hangi amaçlarla kullanıldıklarını araştırınız.
- Kaydedici olarak kullanabileceğiniz entegre elemanları araştırınız ve kendi aranızda edindiğiniz bilgileri paylaşınız.

5. KAYDEDİCİLER

Kaydediciler (register), 1 ve 0 bilgilerini geçici bir süre saklamak için kullanılır. Elektronik sistemlerde bilgi tutma ve transferinin yanı sıra çarpma ve bölme ile sola ve sağa kaydırma amaçlı olarak da kullanılmaktadır. Elektrik enerjisi olduğu sürece bilgileri saklarlar. Bir bilginin uzun süre saklanması isteniyorsa disk, disket veya manyetik teyp gibi saklama birimleri kullanılmalıdır.

Kaydedicilerin yapısında en küçük hafıza birimi olan flip-floplar(FF) bulunmaktadır. Flip-floplar, iki kararlı durumu olan eleman olarak adlandırılır. Kaydedicilerde her bir bitlik bilgi için bir adet flip-flop kullanılmaktadır. Flip-floplar 1 veya 0 bilgisini tutan en küçük hafıza birimleridir. Kaydedici devreler FF'ların bağlanış şekline göre aşağıdaki gibi sınıflandırılabilir:

- Seri giriş-Seri çıkışlı kaydedici
- Seri giriş-Paralel çıkışlı kaydedici
- Paralel giriş-Paralel çıkışlı kaydedici
- Paralel giriş-Seri çıkışlı kaydedici

Kaydedicilerin yapısında FF'lar bulunduğundan öncelikle bu kavramı öğrenmek gereklidir.

5.1. Flip-Flop Devreleri

Flip-flopların R-S, tetiklemeli R-S, J-K, master-slave J-K, D ve T gibi tipleri bulunmaktadır. Genel olarak FF'ların iki çıkışı vardır: Çıkışlarından birisi Q diğeri de $\overline{Q}$' dir. Eğer Q=1 ise, $\overline{Q}$ =0 dır. Flip-flopların girişleri, tipine göre değişmektedir. R-S tipi flip-flop bir önceki modülde anlatıldığından dolayı burada bu flip-flop hakkında bilgi verilmeyecektir. Bu kısımda sadece J-K, D ve T tipi FF'lar işlenecektir.

5.1.1. J-K Tipi Flip-Flop

Bu flip-flopta J, K bilgi girişleri ile saat (clock) sinyal girişi bulunmaktadır. Ayrıca J-K FF entegresinde reset girişi de vardır. Her türlü giriş bilgisine göre çıkışı bulunmaktadır. R-S FF'daki belirsizlik durumu bu FF'da bulunmamaktadır.

J-K tipi FF genellikle saat darbesinin ön duvarı (leading edge/pozitif kenar) yerine, arka duvarı (trailing edge/negatif kenar) tarafından tetiklenir. Şekil 5.1 J-K FF sembolünü ve doğruluk tablosunu göstermektedir.



CK	J	K	Q	$\overline{Q}$
↓	L	L	Qo	$\overline{Qo}$
↓	L	H	L	H
↓	H	L	H	L
↓	H	H	$\overline{Qo}$	Qo

Q_0---Q'nun önceki değeri

Şekil 5.1: JK flip-flop sembolü ve doğruluk tablosu

J ve K girişleri sadece CK girişi negatif kenar tetiklemesi(arka duvar) aldığında çıkışları etkilemektedir. J-K girişlerine lojik değer girildikten sonra saat darbesi arka duvarında girişler işlem görür. Q_0 J-K FF'un ilk değeri anlamına gelmektedir. J-K FF'unun J ve K girişlerinin her ikisi de '1' iken, CK'ya negatif kenar tetiklemesi uygulanırsa çıkışlarda önceki durumun tersi görülür. Buna 'toggle' çalışma denir. Bu çalışma şekli ileride anlatılacak olan sayıcı işlemlerinde kullanılır.



Şekil 5.2: JK flip-flop sinyal diyagramı

Şekil 5.2'de J-K flip-flopun çalışmasını gösteren örnek bir sinyal diyagramı görülmektedir. Görüldüğü gibi saat (CK) darbesinin düşen kenarında girişler işlenmektedir.

74LS73 entegresi içinde iki adet JK-FF vardır. Şekil 5.3'te 74LS73'ün ayak bağlantısı ve doğruluk tablosu görülmektedir.



Giriş				Çıkış	
CLR	CK	J	K	Q	$\overline{Q}$
L	X	X	X	L	H
H	↓	L	L	Qo	$\overline{Qo}$
H	↓	H	L	H	L
H	↓	L	H	L	H
H	↓	H	H	Toggle	
H	H	X	X	Qo	$\overline{Qo}$

Q_0---Q'nun önceki değeri
X --- Dikkate alınmayan değer

Şekil 5.3: 74LS73 JK flip-flop yapısı ve doğruluk tablosu

74LS73 entegresinin flip-flop olarak çalışabilmesi için CLR ucuna lojik-1 uygulanması gereklidir. Bundan sonraki aşamada saat darbesinin düşen kenarında J-K flip-flop çalışması elde edilir. Şekil 5.4'te 74LS73 entegresinin örnek bir uygulaması verilmiştir. Anahtarlar kapalı olduğunda lojik-0, açık olduğunda ise lojik-1 uygulanmaktadır. Bu devre ile J-K flip-flop doğruluk tablosu uygulanabilir.



Şekil 5.4: 74LS73 JK flip-flop örnek devresi

5.1.2. D Tipi Flip-Flop

D tipi flip-flop, gecikme işleminin gerektiği durumlarda veya bir bilginin kilitlenmesi istendiği zaman kullanılır. Bu flip-floplar bilgi saklanmasının yanında daha sonra incelenecek olan kaydedici(register) devreleri için de önem taşır.

Şekil 5.5'te D-FF sembolü ve doğruluk tablosu görülmektedir. Yalnızca iki giriş ucu vardır. D data girişi ve CK saat darbesi girişi olarak kullanılır. CK pozitif kenar tetiklemesi aldığında çıkış (Q)=D olur.



input	output
CK	Q $\overline{Q}$
↑	D $\overline{D}$

Şekil 5.5: D tipi flip-flop sembolü ve doğruluk tablosu



Şekil 5.6: D tipi flip-flop sinyal diyagramı

Şekil 5.6'da D tipi flip-flopun örnek bir çalışma zaman diyagramı görülmektedir. D girişinden verilen lojik bilgi saat darbesinin yükselen kenarı gelene kadar tutulur. Yükselen kenar geldiğinde ise çıkışa aktarılır. D girişine uygulanan bilginin daha sonra gelecek saat darbesi ile çıkışa aktarılmasından dolayı bir bitlik gecikme oluşur.

Şekil 5.7'de görüldüğü gibi D-FF'nin $\overline{Q}$ çıkışı D girişine bağlanarak T-FF (toggle çalışma) elde edilir. İleride bu konu hakkında bilgi verilecektir.



Şekil 5.7: D tipi FF kullanarak t tipi ff oluşturma

Bu flip-flopta ayrıca Ayar (Preset) ve Silme (Clear) girişleri de olabilir. Girişlerden biri 0 iken, saat darbesinden bağımsız olarak çıkışın 0 veya 1'e gitmesi için ayar veya silme girişlerinden faydalanılır. Şekil 5.8'de bu durum görülmektedir.

74LS74 entegresi içinde silme ve ayar uçları olan iki D-FF bulunmaktadır. Şekil 5.8'de 74LS74 entegresinin iç yapısı ve bacak bağlantısı görülmektedir.



input				output	
$\overline{CLR}$	$\overline{PR}$	D	CK	Q	$\overline{Q}$
L	H	X	X	L	H
H	L	X	X	H	L
L	L	X	X	H	H
H	H	L	↑	L	H
H	H	H	↑	H	L
H	H	X	↓	Qo	$\overline{Qo}$

Q_0---Q'nun bir önceki değeri
X --- Dikkate alınmayan giriş

Şekil 5.8: 74LS74 entegresi yapısı ve doğruluk tablosu

Reset(CLR) girişi L olduğunda, Q çıkışı '0' olur. Preset girişi L yapıldığında ise Q çıkışı '1' olur. Bu uçlar aktif-0 ile çalışırlar. Eğer kullanılmayacaklarsa lojik-1'e bağlanmalıdırlar. Doğruluk tablosunda görüldüğü gibi silme ve ayar girişleri lojik-1 yapıldıktan sonra D-FF saat darbesi ön duvarı ile tetiklenmektedir.



Şekil 5.9: D flip-flop örnek uygulaması

Şekil 5.9'da örnek bir D-FF uygulaması görülmektedir. Bu devre ile D-FF doğruluk tablosu uygulanabilir. Anahtar açık iken D girişine lojik-1; anahtar kapalı iken lojik-0 uygulanmaktadır. Anahtar açık iken saat darbesi ön duvara geldiğinde D'deki lojik-1 bilgisi Q çıkışına aktarılır. Böylece led ışık verir. Anahtar kapatıldığında ise saat darbesi ön duvarından sonra led ışık vermez.

5.1.3. T Tipi Flip-Flop

T tipi flip-flop genellikle sayıcı devrelerinde kullanılan bir flip-floptur. Sayıcıların yeterince anlaşılabilmesi için öncelikle T-FF'un öğrenilmesi gereklidir. Saat darbesi ile sürekli değişen bir çıkış (Toggle) sağlayan T-FF basit bir yapıya sahiptir. T-FF kullanılarak karmaşık yapılı, çeşitli özellikte sayıcılar yapılabilir. T-FF özelliğinde bir entegre bulunmamaktadır. Bu nedenle J-K veya D tipi FF entegreleri ile T tipi FF yapılabilir.

T-FF'da sadece T girişi bulunmaktadır, saat darbesi T girişine uygulanır. Bu flip-floplarda da senkronsuz işlemler için ayar ve silme girişleri de olabilir. Saat darbesi uygulandığında Q çıkışı, her giriş işaretinde durumunu bir kere değiştirir. Diğer bir ifadeyle çıkıştan her lojik-1 bilgisinin alınabilmesi için iki giriş darbesine gerek vardır. Pozitif kenar ya da negatif kenar ile tetikleme, kullanılacak olan flip-flop türüne göre değişebilir. Örneğin D-FF ile yapılan bir T-FF'da tetikleme pozitif kenarda yapılırken, J-K ile yapılan da negatif kenarda gerçekleşir.

Şekil 5.10'da pozitif kenar tetiklemeli T tipi bir ff örnek doğruluk tablosu görülmektedir. Tabloda görüldüğü gibi T girişinin 0'dan 1'e yükseldiği zamanlarda Q çıkışı değer değiştirmektedir. Q çıkışı 1'den 0'a düşmekte ya da 0'dan 1'e yükselmektedir.

T	Q	$\bar{Q}$
0	0	1
1	1	0
0	1	0
1	0	1
0	0	1
1	1	0

Şekil 5.10: T tipi FF örnek doğruluk tablosu

Şekil 5.11'de D-FF ile gerçekleştirilmiş bir T-FF sembolü ve çalışma sinyal diyagramı gösterilmiştir. Pozitif kenar tetiklemeli T-FF'de çıkışlar, tetikleme sinyalinin pozitif kenarında işaret değiştirir.



Şekil 5.11: T tipi FF sembolü ve sinyal diyagramı

Q değeri 0 iken, pozitif kenar tetiklemesi uygulandığında T-FF'nin çıkışında Q değeri 1 olur. İkinci pozitif kenar tetiklemesinde ise Q=0 olur.

Şekil 5.12'de pozitif ve negatif kenar tetiklemeli T-FF sembolleri gösterilmiştir. Negatif kenar tetiklemeli T-FF'leri ifade etmek için sembol olarak küçük bir daire kullanılır (şekil 5.12-b).



Şekil 5.12: Pozitif ve negatif kenar tetiklemeli T FF



Şekil 5.13: D-FF ile yapılan pozitif kenar tetiklemeli T-FF

Şekil 5.13'te D-FF ile yapılan bir T-FF uygulama devresi görülmektedir. Devrede D-FF'unun CLK girişi T –FF girişi olarak kullanılmaktadır. Saat darbesi S1 anahtarı ile uygulanmaktadır. Anahtar açık iken T'ye lojik-1, anahtar kapalı iken T'ye lojik-0 gelmektedir. Devrede anahtar kapalı durumdan açık duruma geçerken led diyod durum değiştirmektedir.



Şekil 5.14: Pozitif kenar tetiklemeli T-FF örnek sinyal diyagramı

Şekil 5.14'te şekil 5.13'teki devre ile ilgili örnek bir sinyal diyagramı görülmektedir. Görüldüğü gibi T girişine uygulanan sinyalin yükselen kenarında, diğer bir ifadeyle anahtarın kapalı konumdan açık konuma geçmesiyle Q çıkışı konum değiştirmektedir.

5.1.4. Geçiş tabloları

Flip-floplarla değişik amaçlı devreler tasarlanırken (sayıcı gibi) doğruluk tablosundan türetilen bir tablo kullanılır. Bu tabloya o flip-flopun geçiş tablosu denir. Geçiş tablosu bir flip-flopun Q_n değerinden Q_{n+1} değerine geçerken alması gereken giriş değerlerini bize gösterir. Bir flip-flop için dört adet geçiş vardır. Bunlar 0'dan 0'a, 0'dan 1'e, 1'den 0'a ve 1'den 1'e geçişleridir.

Aşağıda J-K, D ve T tipi flip-flopların doğruluk ve geçiş tabloları verilmiştir. Tablolarda "d" karakteri o girişin etkisiz olduğunu göstermektedir. Q_n çıkışın ilk andaki durumunu, Q_{n+1} de çıkışın bir sonraki saat darbesindeki durumunu göstermektedir.

Giriş		Çıkış	
J	K	Q	$\overline{Q}$
0	0	Q_n	$\overline{Q}_n$
0	1	0	1
1	0	1	0
1	1	$\overline{Q}_n$	Q_n

(a)

Giriş		Çıkış	
Q_n	Q_{n+1}	J	K
0	0	0	d
0	1	1	d
1	0	d	1
1	1	d	0

(b)

Şekil 5.15: J-K Flip-flop doğruluk ve geçiş tabloları

Şekil 5.15-b'de geçiş için gereken giriş değerleri görülmektedir. Örnek verecek olursak: Q_n=0 ve Q_{n+1}=0 ise buradan çıkışın ilk andaki lojik-0 değerini koruduğunu anlarız. Çıkışın(Q) 0 iken 0 değerini koruması için J=0 olmalıdır. K değeri ister 0 olsun, ister 1 olsun önemli değildir. K'nın bu durumu "d" karakteri ile gösterilir.

Şekil 5.16 ve 5.17'de D ve T tipi flip-flopların doğruluk ve geçiş tabloları verilmiştir.

D	Q	$\overline{Q}$
0	0	1
1	1	0

(a)

Q_n	Q_{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1

(b)

Şekil 5.16: D flip-flop doğruluk ve geçiş tabloları

T	Q	$\overline{Q}$
0	0	1
1	1	0
0	1	0
1	0	1
0	0	1
1	1	0

(a)

Q_n	Q_{n+1}	T
0	0	0
0	1	1
1	0	1
1	1	0

(b)

Şekil 5.17: T flip-flop doğruluk ve geçiş tabloları

5.2. Kaydedici Devreler

Kaydedici devreler; bilgi saklamalarına, bilgi transfer işlemlerini gerçekleştirme biçimlerine ve bilgi bit uzunluklarına göre çeşitli gruplara ayrılabilirler. Kaydedicilere bazı kitaplarda kaymalı kaydedici (shift register) denilebilmektedir. Kaymalı kaydedici denilmesinin sebebi, bilgi transferinin sağa ya da sola kaydırma işlemi ile gerçekleşmesidir. Kaydırma işlemi ve flip-flopların özellikleri sayesinde paralel bilgiler seriye, seri bilgiler de paralel hâle çevrilebilir.

Daha önce ifade edildiği gibi yapılarında flip-floplar bulunmaktadır. Flip-floplarla kaydedici devre tasarımı yapılabileceği gibi; eğer varsa hazır kaydedici entegreleri de kullanılabilir.

Kaydedici devrelerde kaydırma işlemi için kullanılan saat darbesine kaydırma darbesi (shift pulse) denir. Bilgi transferinde her kaydırma darbesinde bir bitlik kayma gerçekleşir. Flip-floplarla yapılan kaydedicilerde devreyi kurmak için ayar (preset) girişleri ve devreyi silmek için silme (clear) girişleri de kullanılabilir. Yine aynı uçlar kullanılarak kaydediciye bir ön değer verilebilir.

Bu kısımda kaydedici devreler FF'ların bağlanış şekline göre aşağıdaki başlıklarla anlatılacaktır:

- Seri giriş-seri çıkışlı kaydedici devre
- Seri giriş-paralel çıkışlı kaydedici devre
- Paralel giriş-paralel çıkışlı kaydedici devre
- Paralel giriş-seri çıkışlı kaydedici devre

5.2.1. Seri Giriş-Seri Çıkışlı Kaydedici Devre

Şekil 5.18'de D tipi flip-floplarla yapılmış seri giriş-seri çıkışlı bir kaydedici devre görülmektedir. Bu kaydedici bilginin ilerleme yönüne göre sağa kaymalı kaydedici olarak da adlandırılmaktadır.



Şekil 5.18: Seri giriş-seri çıkışlı kaydedici devre

Şekil 5.18'de görüldüğü gibi D tipi flip-floplar seri bağlanmışlardır. A flip-flop'unun çıkışı, B'nin girişine; B'ninki C'nin girişine; C'ninki de D'nin girişine bağlanmışlardır. Devrede seri giriş A flip-flop'unun D girişi, seri çıkış da D flip-flop'unun Q çıkışıdır. İlk girilen bit (MSB) çıkışa ulaşana kadar 4 darbe periyodu kadar bir süre geçer ve gecikme oluşur.

Şekil 5.19'da yukarıdaki devrenin çalışmasını gösteren örnek bir sinyal diyagramı ve şekil 5.20'de bu devre ile ilgili doğruluk tablosu görülmektedir.



Şekil 5.19: Seri giriş-seri çıkış sinyal diyagramı

CLK	Giriş	Q_D	Q_C	Q_B	Q_A
1	0	0	0	0	**0**
2	1	0	0	**0**	1
3	1	0	**0**	1	1
4	0	**0**	1	1	0

Şekil 5.20: Seri giriş-seri çıkış doğruluk tablosu

0110 dört bitlik verisi 4 saat darbesi ile kaydediciye yerleşmektedir. İlk başlama değeri olarak A FF'unun girişine 0 bilgisi uyguladığımızı farz edelim. Bu durumda iken bir saat darbesi uygulandığında girişteki 0 bilgisi A FF'unun Q çıkışında (Q_A) görülür. Q_A çıkışı da 0 olduğu için B FF'unun girişine 0 uygulanmış olur. Sonra A girişine lojik-1 uygulanıp saat darbesi verilirse, önce verilen 0 bilgisi B flip-flopu çıkışında 1 bilgisi de A flip-flopu çıkışında görülür. Bu şekilde 4 saat darbesi sonunda ilk girilen 0 bilgisi D flip-flopunun çıkışında görülür ve 0110 bilgisi kaydediciye yüklenmiş olur. Q_D MSB biti, Q_A LSB bitidir. İlk girilen 0 bilgisi 4 saat darbesinden sonra seri olarak D flip-flopunun çıkışında elde edilir. Bilgiler soldan sağa doğru kaymışlardır. Sırayla girilen her bilgi biti, seri olarak çıkışta elde edilebilir ve başka amaçlar için kullanılabilir.

5.2.2. Seri Giriş – Paralel Çıkışlı Kaydedici Devre

Bu kaydedicide kayıt işlemi seri giriş-seri çıkış kaydedici ile aynıdır. Seri giriş-seri çıkış kaydedicide çıkış bir adet ve bir bitlik iken 4 flip-floplu seri giriş-paralel çıkış kaydedicide çıkışlar dört adet ve dört bittir. Bu sayede bilgi okunması daha hızlı olacaktır. Şekil 5.21'de D tipi flip-floplarla yapılmış seri giriş-paralel çıkışlı bir kaydedici devre görülmektedir.



Şekil 5.21: Seri giriş-paralel çıkışlı kaydedici devre

Şekil 5.21'de görüldüğü gibi D tipi flip-floplar seri bağlanmışlardır. Ancak bilgi çıkışı 4 bitliktir ve her flip-flopun çıkışı bu amaçla kullanılmıştır. Devrede seri giriş A flip-flop'unun D girişidir. Devrede örnek olarak 1100 bilgisi uygulanmıştır.

CLK	Giriş	Q_D	Q_C	Q_B	Q_A
1	1	0	0	0	1
2	1	0	0	1	1
3	0	0	1	1	0
4	0	**1**	**1**	**0**	**0**

Şekil 5.22: Seri giriş-paralel çıkış doğruluk tablosu



Şekil 5.23: Seri giriş-paralel çıkış sinyal diyagramı

Şekil 5.22 ve şekil 5.23'te 1100 bilgisinin nasıl çıkışa ulaştığı görülmektedir. Bilgi çıkışa ulaşana kadar 4 darbe periyodu süre geçer. İlk başlama değeri olarak A flip-flop'unun girişine 1 bilgisi uygulanmıştır. Bu durumda iken bir saat darbesi uygulandığında girişteki 1 bilgisi, A flip-flop'unun Q çıkışında (Q_A) görülür. Q_A çıkışı da 1 olduğu için B flip-flop'unun girişine 1 uygulanmış olur. Sonra A girişine lojik-1 uygulanıp saat darbesi verilirse, önce verilen 1 bilgisi B flip-flopu çıkışında; ikinci uygulanan 1 bilgisi de A flip-flopu çıkışında görülür. Bu şekilde 4 saat darbesi sonunda ilk girilen 1 bilgisi D flip-flopunun çıkışında görülür ve 1100 bilgisi kaydediciye yüklenmiş olur. Q_D MSB biti, Q_A LSB bitidir. Bu şekilde seri bilgi paralel bilgi hâline dönüşmüş olmaktadır.

5.2.3. Paralel Giriş – Paralel Çıkışlı Kaydedici Devre

Paralel giriş-paralel çıkışlı kaydedicide giriş ve çıkışların hepsi ayrıdır. Her flip-flopun girişi kendi çıkışını etkiler. Kayıt işlemi için tüm giriş uçlarına bilgiler girilir ve saat darbesi uygulanır. Saat darbesinden hemen sonra giriş bilgileri kaydedici çıkışlarında elde edilir. Böylece 4 bitlik paralel bilgi yüklenmiş olur. Şekil 5.24'te D tipi flip-floplarla yapılmış bir paralel giriş- paralel çıkış kaydedici görülmektedir.



Şekil 5.24: Paralel giriş-paralel çıkışlı kaydedici devre

Şekil 5.25'te yukarıdaki devre ile ilgili örnek bir doğruluk tablosu görülmektedir. Tabloda görüldüğü gibi D girişlerine bilgi girildikten sonra saat darbesi uygulanmazsa giriş değerleri çıkışa aktarılmaz. Ancak saat darbesinden sonra giriş bilgisi paralel olarak çıkışa aktarılır. Yukarıdaki devrede silme girişi (R) kullanılırsa istenilen bir zamanda silme ve resetleme yapılabilir.

CLK	Giriş	Q_D	Q_C	Q_B	Q_A
0	1101	0	0	0	0
↑	1101	1	1	0	1

Şekil 5.25: Paralel giriş-paralel çıkışlı kaydedici örnek doğruluk tablosu

Paralel giriş için diğer bir yöntem de eğer flip-flopta varsa ayar ve silme girişlerini kullanmaktır. Bu durumda saat darbesine gerek kalmaz. İstenildiği zaman silme girişi ile çıkış verisi silinebilir. Şekil 5.26'da bu iş için gerekli devre verilmiştir.



Şekil 5.26: Ayar ve silme girişlerinin paralel giriş-çıkış için kullanımı

Bu devrede ayar girişlerinden girilen lojik bilgi doğrudan çıkışlara aktarılır. Yeni bilgiyi aktarmak için önce flip-flopların silme girişinden lojik-0 uygulanarak önceki veri temizlenmeli ardından yeni bilgi girilmelidir.

5.2.4. Paralel Giriş–Seri Çıkışlı Kaydedici Devre

Paralel giriş - seri çıkışlı kaydedicide bilgi girişi paralel giriş - paralel çıkış kaydedici ile aynıdır. Farklı özelliği çıkış tek uçtan oluşur. Bu tip kaydediciye önce paralel olarak bilgi girişi yapılır ve sonra çıkıştan bilgiyi okumak için saat darbesi uygulanır. Bilgiler seri çıkıştan MSB biti başta olmak üzere tek tek okunur. Bir anlamda parelel bilgi seri hâle dönüştürülmüş olur. Bir bit okunduktan sonra flip-flop içeriği değiştiğinden dolayı kaydedicideki bilgi kaybolur.

Şekil 5.27'de örnek bir paralel giriş-seri çıkış kaydedici devre görülmektedir.



Şekil 5.27: Paralel giriş-seri çıkışlı kaydedici devre

Yukarıdaki devrede Da, Db, Dc ve Dd uçlarında 4 bitlik paralel bilgi hazırlanır. Buton normalde açıktır ve ilk anda bilgi transfer olamaz. Butona basıldığında lojik-1 paralel transfer darbesi uygulanır ve 4 bitlik paralel bilgi flip-flopların Da, Db, Dc ve Dd çıkışlarında elde edilir. Çünkü her flip-flopta ayar (S) ve silme (R) girişlerine özel olarak tasarlanmış iki adet nand kapısı üzerinden uygun bilgiler gelmektedir. Paralel bilgi aktarmasından sonra butondan el çekildiği için lojik-0 bilgisi nand kapılarına ulaşır. Nand kapılarının çıkışlarından ayar ve silme girişlerinin her ikisine de lojik-1 ulaştığı için artık bu girişlerin Q çıkışlarına etkisi ortadan kalkar. Kontrol saat darbesine geçer. Her CLK ön duvarında Q çıkışlarındaki bilgi seri olarak flip-floplar içerisinde seri olarak kaymaya başlar. Çıkışta 4 bitlik paralel bilgi seri olarak elde edilir.

Şekil 5.28'de yukarıdaki devrenin çalışması görülmektedir. Paralel transfer darbesi (PTD) lojik-1 olmadığı sürece paralel giriş bilgisi çıkışlara aktarılmaz. Seri kaydırma işlemi de paralel transfer darbesi lojik-0'a getirildikten sonra saat darbesi ön duvarında gerçekleşmektedir.

PTD	CLK	Giriş	Q_D	Q_C	Q_B	Q_A
0	0	1101	0	0	0	0
1	0	1101	1	1	0	1
0	↑	1101	1	0	1	0
0	↑	1101	0	1	0	0
0	↑	1101	1	0	0	0
0	↑	1101	0	0	0	0

Şekil 5.28: Paralel giriş-seri çıkışlı kaydedici doğruluk tablosu

Doğruluk tablosunda görüldüğü gibi önce girişten girilen paralel bilginin MSB biti, 3 saat darbesi sonunda da LSB biti çıkışta elde edilir. Şekil 5.27'deki devrede girilen paralel bilgi soldan sağa doğru kaydırılarak çıkışte elde edilmektedir.

5.2.5. Kaydedici Entegreleri

Kaydedici entegreleri "kaymalı kaydedici" (Shift Register) terimiyle adlandırılır. Günümüzde farklı amaçlar için üretilmiş çok çeşitli kaydedici entegreleri bulunmaktadır. Bu entegreler, bilgileri saklama ve sağa-sola kaydırma işlemlerini gerçekleştirebilir. Daha önce anlatılan seri giriş-paralel çıkış, paralel giriş-seri çıkış gibi dönüşümleri gerçekleştirebilir. Seri giriş-paralel çıkış kaydedici entegresine örnek olarak 74LS164 entegresi ve paralel giriş-seri çıkış entegresine de örnek olarak 74LS165 entegresi verilebilir. Bilgi çıkışlarını hem seri hem de paralel olarak verebilen kaydedicilere de "universal kaydediciler" denilmektedir. Universal kaydediciye örnek olarak 74LS198 entegresi gösterilebilir.

Bu kısımda örnek olarak 74LS164 entegresinin özelliklerinden bahsedilmiştir.

Şekil 5.29'da 74LS164 entegresinin katalog bilgileri verilmiştir. 74LS164 entegresinin 2 adet seri girişi ve 8 adet paralel çıkışı vardır. 2 seri girişten birine sabit lojik-1 uygulanmalıdır. Entegre girilen seri bilgiyi Q_A'dan Q_H'ye kadar kaydırır. Clear ucuna lojik-0 uygulanırsa kaydedici temizlenir. Tüm çıkışlar sıfırlanır. Şekil 5.30'da entegre sinyal diyagramı ve şekil 5.31'de ise örnek bir devre verilmiştir.



Inputs				Outputs			
Clear	Clock	A	B	Q_A	Q_B	...	Q_H
L	X	X	X	L	L	...	L
H	L	X	X	Q_{A0}	Q_{B0}	...	Q_{H0}
H	↑	H	H	H	Q_{An}	...	Q_{Gn}
H	↑	L	X	L	Q_{An}	...	Q_{Gn}
H	↑	X	L	L	Q_{An}	...	Q_{Gn}

Şekil 5.29: 74LS164 entegresi katalog bilgileri



Şekil 5.30: 74LS164 sinyal diyagramı



Şekil 5.31: 74LS164 örnek devresi

UYGULAMA FAALİYETİ

Kaydedici devresini aşağıdaki tablo içerisindeki işlem basamaklarındaki adımları izleyerek uygulama faaliyetini yapınız.



Şekil 5.32: Öğrenme faaliyeti-5 uygulama devresi

Reset	Clk	Data	Q7	Q6	Q5	Q4	Q3	Q2	Q1	Q0
0	↑	X								
1	↑	1								
1	↑	0								
1	↑	1								
1	↑	1								
1	↑	0								
1	↑	1								
1	↑	0								
1	↑	1								
0	↑	X								

Şekil 5.33: Öğrenme faaliyeti-5 uygulama sonuç tablosu

İşlem Basamakları	Öneriler
➢ Şekil 5.32'deki devre için gereken malzemeleri ve araç-gereci hazırlayınız.	
➢ 74LS164 entegresinin katalog bilgilerini inceleyiniz.	➢ Entegrenin çalışmasını ve karakteristik özelliklerini inceleyiniz.
➢ Devreyi kurunuz. Entegrenin Vcc ve Gnd bağlantısını yapınız.	➢ Enerji vermeyiniz.
➢ Eleman bağlantılarını son kez kontrol ediniz.	
➢ Entegre girişlerine buton ve anahtarların hangi durumunda lojik-0 ve lojik-1 geldiğini devre bağlantılarını takip ederek bulunuz.	
➢ Ledin lojik-1'de mi yoksa lojik-0'da mı ışık verdiğini devre bağlantılarını takip ederek bulunuz.	
➢ Devreye 5V gerilim uygulayınız.	
➢ Data anahtarı ile 1-0-1-1-0-1-0-1 bilgisini seri olarak uygulayınız.	➢ Her lojik bitten sonra CLK butonuna basarak saat darbesi uygulayınız.
➢ Şekil 5.33'teki tabloyu doldurunuz.	
➢ Reset butonuna basınız. Sonucu tabloya kaydediniz.	
➢ Girişten lojik-1 uygulayınız.	➢ Bir sonraki adım için önce enerjiyi kesiniz.
➢ CLK ucuna sinyal jeneratörü bağlayınız. 1 Hz frekanslı 5V genlikli kare dalga sinyal uygulayınız.	➢ Sinyal jeneratörünün canlı ucunu CLK diğer ucunu da şeseye bağlayınız.
➢ Çıkışı gözleyiniz.	

ÖLÇME VE DEĞERLENDİRME

Bu faaliyet sonunda kazandıklarınızı aşağıdaki soruları cevaplandırarak ölçünüz.

Aşağıdaki soruları dikkatlice okuyarak doğru seçeneği işaretleyiniz.

1. Aşağıdakilerden hangisi kaydedicilerin görevlerinden değildir?

A) Bilgi tutma
B) Bilgi transferi
C) Kare dalga oluşturma
D) Seri-paralel dönüşüm

2. Bir bit olarak ardı ardına gönderilen dataları 4 bitlik paketler hâlinde ifade etmek için aşağıdaki kaydedici türlerinden hangisi kullanılmalıdır?

A) Paralel giriş-seri çıkışlı kaydedici
B) Seri giriş-paralel çıkışlı kaydedici
C) Seri giriş-seri çıkışlı kaydedici
D) Paralel giriş-paralel çıkışlı kaydedici

3. Aşağıdakilerden hangisi flip-flopun özelliklerinden biri değildir?

A) 1 veya 0 bilgisini tutar.
B) Kaydedicilerin yapısında bulunur.
C) Bilgileri elektrik enerjisi olmasa bile saklayabilirler.
D) Kare dalga sinyal ile kontrol edilirler.

4. Aşağıdakilerden hangisi “pozitif kenar tetiklemesi” kavramını açıklar?

A) 5V’luk gerilim
B) 0V’luk gerilim
C) 1’den 0’a inme
D) 0’dan 1’e yükselme

5. Aşağıdaki sinyal diyagramını JK-FF’ye göre tamamlayınız.



Şekil 5.35: Öğrenme faaliyeti-5 5.ölçme sorusu şekli

6. Aşağıda negatif kenar tetiklemeli paralel girişli-seri çıkışlı soldan sağa (A'dan D'ye) kaymalı bir kaydedicinin doğruluk tablosu verilmiştir. Boş kalan kutuları doldurunuz (Saat darbesine dikkat ediniz).

CLK	Giriş	Q_D	Q_C	Q_B	Q_A
0	1001				
↓	1001				
↑	1001				
↓	1001				
↓	1001				

Şekil 5.36: Öğrenme faaliyeti-5 6.ölçme sorusu şekli

DEĞERLENDİRME

Cevaplarınızı cevap anahtarıyla karşılaştırınız. Yanlış cevap verdiğiniz ya da cevap verirken tereddüt ettiğiniz sorularla ilgili konuları faaliyete geri dönerek tekrarlayınız. Cevaplarınızın tümü doğru ise bir sonraki öğrenme faaliyetine geçiniz.

ÖĞRENME FAALİYETİ–6

AMAÇ

Sayıcı devrelerini doğru olarak kurabilecek ve gerekli sayısal çıkışı elde edebileceksiniz.

ARAŞTIRMA

- Sayıcı devrelerin hangi amaçlarla kullanıldıklarını araştırınız.
- Sayıcı olarak üretilen entegre elemanları araştırınız ve kendi aranızda edindiğiniz bilgileri paylaşınız.

6. SAYICI DEVRELERİ

Saat darbesine bağlı olarak istenen bir değer dizisini ardı ardına tekrarlayan devrelere sayıcı devreler adı verilir. Sayıcılar; otomasyon sistemlerinde sayma, zamanlama, aritmetik işlemleri gerçekleştirme ve frekans ölçme vb. amaçlar için kullanılmaktadır. Sayıcı devreler flip-floplarla yapılabileceği gibi hazır entegre sayıcılar da istenen iş için kullanılabilir.

Sayıcılar, çeşitli ölçütlere göre sınıflandırılır. Saat darbesinin uygulanışına göre asenkron (farklı zamanlı) sayıcılar ve senkron (eş zamanlı) sayıcılar olarak sınıflanabilir. Asenkron sayıcılarda saat darbesi sadece sayıcı devresindeki ilk ff'a uygulanır. Bundan sonra sırasıyla ff'lar birbirlerini tetikler. Senkron sayıcılarda ise saat darbesi bütün ff'lara aynı anda (eş zamanlı) uygulanır. Sayma yönü dikkate alınırsa sayıcılar: Yukarı sayıcı, aşağı sayıcı ve yukarı/aşağı sayıcı olarak incelenebilir. Eğer sayıcı 0'dan başlayıp pozitif bir değere doğru sayma işlemi gerçekleştiriyorsa, bu tip sayıcıya yukarı sayıcı; belirli bir pozitif değerden 0'a doğru sayma işlemi gerçekleştiriyorsa aşağı sayıcı; her iki sayma tipini de gerçekleştiriyorsa yukarı/aşağı sayıcı adını alır. Sayıcılar elde edilen sayının kodlanmasına göre de BCD sayıcı, ikilik veya onluk sayıcı gibi isimler alabilirler.

Bir sayıcıda n adet flip-flop varsa bu sayıcı maksimum olarak 2^n farklı durum alır. Diğer bir deyişle 2^n adet sayma gerçekleştirir. Bir sayıcının sayabildiği sayma adedine "sayıcı modu" adı verilir. Örneğin bir sayıcıda 3 adet ff kullanılmışsa $2^3 = 8$ olduğundan dolayı sayıcının modu 8'dir. Bu sayıcıya mod-8 sayıcısı da denilebilir. Özel tasarımlarla mod10, mod5, mod16 gibi sayıcılar gerçekleştirilebilir.

6.1. T tipi Flip-Floplarla Sayıcı Yapımı

T tipi flip-flop, uygun çalışma özelliğinden dolayı sayıcı yapımında kullanılmaktadır. Şekil 6.1'de T tipi flip-flopla yapılan bir mod-8 asenkron aşağı sayıcı görülmektedir.



Şekil 6.1: T flip-floplu mod-8 asenkron aşağı sayıcı

Tetikleme sinyalinin pozitif kenarında çıkış etkilenmektedir. Her f-f kendisinden sonraki ff'u etkilemekte böylece saat darbesi asenkron olarak iletilmektedir. Şekil 6.2'deki sinyal diyagramında görüldüğü gibi sayıcı aşağı doğru saymaktadır. Sayıcının yukarı doğru sayması için negatif kenar tetiklemeli ff'larla yapılan bir sayıcı kullanmak gereklidir.



Şekil 6.2: Mod-8 sayıcı sinyal diyagramı

Şekil 6.3'teki doğruluk tablosu, ikili sistemdeki çıkışların hangi mantıkla elde edildiğini göstermektedir. Bu çıkış bilgisi, kod çözücüye uygulanarak desimal sayı olarak ifade edilebilir. Çıkış, binary sistemde 111'den 000'a ve desimal, sistemde 7'den 0'a doğru azaldığından dolayı bu devreye oktal aşağı sayıcı ismi verilebilir. Bağlantılarda bazı değişiklikler yaparak oktal yukarı sayıcı da yapılabilir.

Saat Darbesi	Q_2	Q_1	Q_0	Desimal Değer
1	1	1	1	7
2	1	1	0	6
3	1	0	1	5
4	1	0	0	4
5	0	1	1	3
6	0	1	0	2
7	0	0	1	1
8	0	0	0	0
9	1	1	1	7

Şekil 6.3: Mod-8 asenkron aşağı sayıcı doğruluk tablosu

6.2. Mekanik Titreşim Önleme Devreleri

Flip-floplarla veya entegre elemanlarla yapılan bir sayıcı devresinde mekanik bir anahtara ya da butona kaç defa basıldığı sayılmak istenirse anahtarı ya da butonu doğrudan elektronik elemana bağlamak hataya sebep olabilir. Çünkü mekanik anahtar açılıp kapanırken kontaklar arasında çok hızlı titreşim meydana gelir. Bu durumda sanki anahtara birkaç kez basılıp bırakılmış gibi etki görülür. Buna titreşim (chattering) denir ve bununla ilgili şekil 6.4'te bir örnek gösterilmiştir.

Şekil 6.4'te mekanik anahtara bir kez basılması durumunda T-FF için birçok 'on' ya da 'off' anlamına gelen saat darbesi meydana gelir.



Şekil 6.4: Mekanik titreşim örneği

Yukarıda bahsedilen istenmeyen titreşimler, sayıcı devrelerinde hatalara sebep olur. Bunu engellemek için çeşitli tedbirler alınmaktadır. RS-FF ve üç kutuplu yaylı anahtar kullanarak titreşim etkisi ortadan kaldırılabilir. Şekil 6.5'te yaylı anahtar gösterilmiştir.



Şekil 6.5: Yaylı anahtar

Şekil 6.6'da bu sorunu gidermek için yapılabilecek bir uygulama görülmektedir. Aşağıdaki devrede R-S flip-flopun özelliğinden de faydalanarak kaliteli bir açık ve kapalı durumu elde edilebilir ve Q çıkışı bir sayıcı girişine bağlanabilir.



Şekil 6.6: R-S FF'lu titreşim önleme devresi

Anahtara basıldığında önce B bağlantısı mekanik titreşim yaparak açılır. Kısa bir zaman gecikme ile A bağlantısı gerçekleşir. Switch bırakıldığında ise benzer şekilde önce A bağlantısı açılır ve biraz sonra B bağlantısı kurulur. Şekil 6.6'da bu durum görülmektedir. Bu titreşim önleme sistemi oldukça kalitelidir ve yapımı kolaydır.

6.3. Sayıcı Entegreleri

Sayıcı entegreleri kullanarak çok daha güvenilir ve ekonomik sayıcı devreleri yapılabilir. Flip-flopların yapısından ve aşırı eleman bağlantısı yapmaktan kaynaklanan olumsuzluklar oldukça azaltılır.

Günümüzde değişik amaçlı birçok sayıcı entegresi bulunmaktadır. Bu entegreler istenen sayısal sistemde ya da kodda sayma yapabileceği gibi aşağı-yukarı yönde ve istenen modda sayma yapabilir. Çok kullanılan sayıcı entegrelerine örnek olarak 0-9 sayma yapabilen 74C90 entegresi, 0-15 arası sayma yapabilen 74C93 entegresi; programlanabilir sayıcılara örnek olarak da 74LS160 ve 74LS192 gibi entegreler verilebilir. Programlanabilen sayıcılarda saymaya başlama değeri ve sayma yönü ayarlanabilir. Bu kısımda uygulama alanının geniş olması ve birçok fonksiyonu bünyesinde barındırmasından dolayı 74LS192 entegresi incelenmektedir. Şekil 6.7'de 74LS192 entegesinin ayak bağlantıları görülmektedir.



Şekil 6.7: 74LS192 entegresi yapısı

74LS192 entegresi 4 bitlik yukarı/aşağı özellikte bir senkron BCD sayıcı entegresidir. Yukarı ve aşağı sayma işlemleri için iki ayrı saat darbesi girişine sahiptir. Ayrıca entegrede sayma başlangıç değerini programlayabilme özelliği mevcuttur.

Şekil 6.8'deki sinyal diyagramında görüldüğü gibi sayma işlemine başlamadan önce lojik-1 değerinde silme darbesi CLR ucundan uygulanır. Load ucu normalde lojik-1 seviyesinde tutulmalıdır. Sayma işleminin başlama değeri A, B, C ve D girişlerinden uygulanır ve sonra load ucuna lojik-0 uygulanır. Load ucu tekrar lojik-1'e getirilir. Böylece sayıcı programlanmış olur. Bundan sonra "Count Up" ucundan saat darbesi verilirse yukarı sayma; "Count Down" ucundan saat darbesi verilirse aşağı sayma gerçekleşir. Sayma işlemi 0-9 (0000-1001) arasında gerçekleşmektedir.



Şekil 6.8: 74LS192 sinyal diyagramı

Şekil 6.9'da 74LS192 entegeresinin örnek bir kullanım devresi görülmektedir. Bu devrede 0-9 arası sayma değerleri 7 ledli göstergede izlenebilir. Sayma işlemini 74LS192 entegresi gerçekleştirir. Yukarı sayma için Up butonuna, aşağı sayma için de Dwn butonuna basılmalıdır. Butonlar kullanılırken mekanik titreşimi önleyici önlemler alınabilir. 74LS47 entegresi 0000-1001 arası giriş bilgilerini daha önce anlatıldığı gibi göstergeye uygun olarak oluşturur.



Şekil 6.9: 74LS192 sayıcı örnek devresi

74LS192 entegresinin load ucu ile herhangi bir sayma başlama değeri yüklenmezse sayıcı 0000'dan saymaya başlar.

Yukarı sayma işleminde carry out ve borrow out uçları normalde lojik-1 seviyesindedir. Çıkış değeri yükselen kenar ile 1001 olduktan sonraki ilk düşen kenar saat darbesinde carry out ucu lojik-0 değerini alır ve çıkış 0000 olduğunda ise tekrar lojik-1 seviyesine döner. Çıkış 0000 olduğu sürece borrow out çıkışı lojik-0 değerindedir. Çıkış 0000 değerinden farklı olduğunda borrow out çıkışı lojik-1 değerindedir.

Aşağı sayma işleminde ise çıkış 1001 olduğu sürece carry out çıkışı lojik-0 seviyesinde; diğer çıkış değerlerinde ise lojik-1 seviyesindedir. Çıkış 0000 olduktan sonraki ilk düşen kenar saat darbesinde borrow out çıkışı lojik-0 değerini alır. 0001 çıkış değeri elde edilene kadar bu durumunu korur. Diğer çıkış değerlerinde ise lojik-1 değerindedir. Carry out ve borrow out çıkışlarının bu özelliği kullanılarak 2 dijit ve daha fazla haneli sayıcı tasarımları yapılabilir.

Sayıcının 1001 (9) değilde daha küçük bir değere kadar yukarı yönde sayması isteniyorsa sayıcı devresine uygun bir lojik kapı eklemek gereklidir. Örneğin sayıcının 5 desimal değerini saydıktan sonra sıfıra dönmesi isteniyorsa şekil 6.10'daki tasarım yöntemi uygulanmalıdır.

CLK	Sayı	Q_D	Q_C	Q_B	Q_A
↑	0	0	0	0	0
↑	1	0	0	0	1
↑	2	0	0	1	0
↑	3	0	0	1	1
↑	4	0	1	0	0
↑	5	0	1	0	1
↑	6	0	1	1	0



Şekil 6.10: Sayıcı sıfırlama işlemi

5 desimal değeri sayıcı çıkışında görüldükten sonra 6 desimal değerinin ikili sistem karşığı olan 0110 değeri sayıcıyı sıfırlama amaçlı kullanılır. Doğruluk tablosunda görüldüğü gibi QB ve QC sadece 6 değerinde aynı anda lojik-1 olmaktadır. Bu değerler bir and kapısı ile sıfırlama girişine uygulandığında entegre çıkışı 6 olduğu anda çok kısa bir süre içinde sayıcı sıfırlanacaktır. Böylece sayıcı çıkışlarında 0-5 arası sayma değerleri elde edilecektir. 6 değerini göremeden sayıcı 0'a döner.

UYGULAMA FAALİYETİ

Sayıcı devresini aşağıdaki tablo içerisindeki işlem basamaklarındaki adımları izleyerek uygulama faaliyetini yapınız.



Şekil 6.11: 74LS192'li sayıcı uygulama devresi

D	C	B	A	LD	UP	DN	CLR	BW	CY	QD	QC	QB	QA
0	0	1	1	⊓↓	0	0	0						
X	X	X	X	1	0	↑⊓	0						
X	X	X	X	1	0	↑⊓	0						
X	X	X	X	1	0	↑⊓	0						
X	X	X	X	1	0	↑⊓	0						
1	0	0	0	1	0	0	↑⊓						
1	0	0	0	⊓↓	0	0	0						
X	X	X	X	1	↑⊓	0	0						
X	X	X	X	1	↑⊓	0	0						
X	X	X	X	1	↑⊓	0	0						
X	X	X	X	1	↑⊓	0	0						
X	X	X	X	1	↑⊓	0	0						

Şekil 6.12: Öğrenme faaliyeti-6 uygulama sonuç tablosu

İşlem Basamakları	Öneriler
➢ Şekil 6.11'deki devre için gereken malzemeleri ve araç-gereci hazırlayınız.	
➢ 74LS192 entegresinin katalog bilgilerini inceleyiniz.	➢ Entegrenin çalışmasını, karakteristik özelliklerini inceleyiniz.
➢ Devreyi kurunuz. Entegrenin Vcc ve Gnd bağlantısını yapınız.	➢ Enerji vermeyiniz.
➢ Eleman bağlantılarını son kez kontrol ediniz.	
➢ Entegre girişlerine buton ve anahtarların hangi durumunda lojik-0 ve lojik-1 geldiğini devre bağlantılarını takip ederek bulunuz.	
➢ Ledlerin lojik-1'de mi yoksa lojik-0'da mı ışık verdiğini devre bağlantılarını takip ederek bulunuz.	
➢ Devreye 5V gerilim uygulayınız.	
➢ Hiçbir butona veya anahtara basmadan çıkış lojik değerlerini not ediniz.	
➢ Up butonuna basarak çıkış 0000 olana kadar tüm sayma değerlerini not ediniz.	
➢ DWN butonuna basarak çıkış 0000 olana kadar tüm sayma değerlerini not ediniz.	
➢ Şekil 6.12'deki tablo değerlerini uygulayıp sonuçları aynı tabloya yazınız.	➢ Bir sonraki adım için önce enerjiyi kesiniz.
➢ Up ucuna sinyal jeneratörü bağlayınız. 1 Hz frekanslı 5V genlikli kare dalga sinyal uygulayınız.	➢ Sinyal jeneratörünün canlı ucunu CLK diğer ucunu da şaseye bağlayınız.
➢ Çıkışı gözleyiniz.	

ÖLÇME VE DEĞERLENDİRME

Bu faaliyet sonunda kazandıklarınızı aşağıdaki soruları cevaplandırarak ölçünüz.

Aşağıdaki soruları dikkatlice okuyarak doğru seçeneği işaretleyiniz.

1. Aşağıdakilerden hangisi sayıcıların kullanım amaçlarından biri değildir?

A) Sayma
B) Zamanlama
C) Kare dalga sinyal üretme
D) Frekans ölçme

2. Saat darbesinin farklı zamanlı uygulanışına göre sayıcılara ne ad verilir?

A) Mod-10
B) Mod-8
C) Senkron
D) Asenkron

3. Oktal yukarı sayıcının sayma değerleri aşağıdakilerden hangisidir?

A) 0-9 **B)** 0-7 **C)** 0-15 **D)** 0-5

4. 5 flip-floplu bir sayıcı maksimum kaç adet sayma yapar?

A) 1 **B)** 5 **C)** 16 **D)** 32

5. Sayıcı modu nedir?

A) Bir sayıcının sayabildiği sayma adedidir.
B) Sayıcının sayma yönüdür.
C) Sayıcının sayma frekansıdır.
D) Sayıcıda kullanılan flip-flop sayısıdır.



Şekil 6.14: Öğrenme faaliyeti-6 ölçme sorusu-6 blok diyagramı

6. Aşağıdakilerden hangisi şekil 6.14'te verilen sayıcının özelliklerinden biri değildir?

A) Sayıcı 3 bitliktir.
B) Sayıcı Oktal bir sayıcıdır.
C) Senkron bir sayıcıdır.
D) Yükselen kenar tetiklemesi ile çalışır.

7. Kenar tetiklemesini dikkate alarak şekil 6.14 için aşağıdaki sinyal diyagramını tamamlayınız.



Şekil 6.15: Öğrenme faaliyeti-6 7. ölçme sorusu sayıcı sinyal diyagramı

8. Şekil 6.14'teki devrenin sayma yönünü değiştirmek için nasıl bir değişiklik yapmak gereklidir?

A) Sayıcı tetikleme sinyalinin genliği artırılmalıdır.
B) Sayıcı frekansı artırılmalıdır.
C) Sayıcıların Q çıkışları diğer flip-flopları tetiklemelidir.
D) Q çıkışları birbirlerine bağlanmalıdır.

DEĞERLENDİRME

Cevaplarınızı cevap anahtarıyla karşılaştırınız. Yanlış cevap verdiğiniz ya da cevap verirken tereddüt ettiğiniz sorularla ilgili konuları faaliyete geri dönerek tekrarlayınız. Cevaplarınızın tümü doğru ise "Modül Değerlendirme"ye geçiniz.

MODÜL DEĞERLENDİRME

00-99 arası yukarı yönde sayma yapan ve sayma değerlerini onlar ve birler basamağı olarak 2 adet 7 elemanlı göstergede gösteren devreyi tasarlayıp çiziniz.

KONTROL LİSTESİ

Değerlendirme Ölçütleri	Evet	Hayır
1. Kodlayıcı devre tasarlayabilme		
2. Kod çözücü tasarlayabilme		
3. 7 ledli gösterge kullanabilme		
4. Çoklayıcı devre tasarlayabilme		
5. Seçici devre tasarlayabilme		
6. Flip-flopları istenen amaç için kullanabilme		
7. İstenen özellikte kaydedici devre tasarlayabilme		
8. Flip-floplarla sayıcı yapabilme		
9. Sayıcı entegresi ile istenen özellikte sayıcı kurabilme		
10. Kodlayıcı, kod çözücü, çoklayıcı, seçici, sayıcı vb. sistemlerden kompleks devreler tasarlayabilme		

DEĞERLENDİRME

Cevaplarınızı cevap anahtarıyla karşılaştırınız. Yanlış cevap verdiğiniz ya da cevap verirken tereddüt ettiğiniz sorularla ilgili konuları faaliyete geri dönerek tekrarlayınız. Cevaplarınızın tümü doğru ise bir sonraki modüle geçmek için öğretmeninize başvurunuz.

CEVAP ANAHTARLARI

ÖĞRENME FAALİYETİ-1'İN CEVAP ANAHTARLARI

1. Butona basılmadığında entegre girişlerine lojik-1, basıldığında ise lojik-0 gelmektedir.

2. Led diyotlar katotlarına lojik-0 geldiğinde ışık vermektedirler.

3. Butonların hiçbirine basılmaz ise led diyotlar ışık vermez. Çünkü çıkışların hepsi lojik-1'dir. Giriş bilgisi olarak desimal-0 bilgisi girilmiştir ve çıkışta 0000 BCD kodunun tersi olan 1111 kodu elde edilir.

4. Deney sonuçları:

GİRİŞLER									ÇIKIŞLAR			
1	2	3	4	5	6	7	8	9	D	C	B	A
1	1	1	1	1	1	1	1	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0
1	0	1	1	1	1	1	1	1	1	1	0	1
1	1	0	1	1	1	1	1	1	1	1	0	0
1	1	1	0	1	1	1	1	1	1	0	1	1
1	1	1	1	0	1	1	1	1	1	0	1	0
1	1	1	1	1	0	1	1	1	1	0	0	1
1	1	1	1	1	1	0	1	1	1	0	0	0
1	1	1	1	1	1	1	0	1	0	1	1	1
1	1	1	1	1	1	1	1	0	0	1	1	0

Şekil 8.1: Öğrenme faaliyeti-1 uygulama sonuç tablosu

1	**B**
2	**D**
3	**C**
4	**A**
5	**C**
6	**C**
7	

ÖĞRENME FAALİYETİ-2'NİN CEVAP ANAHTARLARI

Uygulama Faaliyeti-1 Cevap Anahtarı

GİRİŞ			ÇIKIŞ							
A_2	A_1	A_0	Q_7	Q_6	Q_5	Q_4	Q_3	Q_2	Q_1	Q_0
0	0	0	1	1	1	1	1	1	1	0
0	0	1	1	1	1	1	1	1	0	1
0	1	0	1	1	1	1	1	0	1	1
0	1	1	1	1	1	1	0	1	1	1
1	0	0	1	1	1	0	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1
1	1	0	1	0	1	1	1	1	1	1
1	1	1	0	1	1	1	1	1	1	1

Şekil 8.3: Öğrenme faaliyeti-2 uygulama sonuç tablosu

1. Anahtar açık iken ilgili entegre girişine lojik-1; kapalı iken lojik-0 gelmektedir.

2. Led diyodlar lojik-0'da ışık vermektedir.

3. İlk anda anahtarlar kapatılmasa Q_7 çıkışındaki led ışık verir. Çünkü girişten 111 bilgisi girilmektedir.

4. E1 ve/veya E2'ye lojik-1 uygulanırsa çıkıştaki tüm ledler sönüktür. Kod çözme işlemi gerçekleşemez.

5. E1 ve/veya E2 boşta kalırsa dekoder entegresi TTL olduğu için boşta kalan girişler lojik-1 olarak algılanır. Kod çözme işlemi gerçekleşemez.

6. E3 şase yapılırsa kod çözme gerçekleşmez.

7. E3 boşta kalırsa TTL entegre özelliği nedeniyle dekoder girişi lojik-1 kabul edilir ve kod çözme işlemi problemsiz devam eder.

Uygulama Faaliyeti-2 Cevap Anahtarı

D	C	B	A	QA	QB	QC	QD	QE	QF	QG	Okunan Değer
0	0	0	0	0	0	0	0	0	0	1	0
0	0	0	1	1	0	0	1	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0	2
0	0	1	1	0	0	0	0	1	1	0	3
0	1	0	0	1	0	0	1	1	0	0	4
0	1	0	1	0	1	0	0	1	0	0	5
0	1	1	0	1	1	0	0	0	0	0	6
0	1	1	1	0	0	0	1	1	1	1	7
1	0	0	0	0	0	0	0	0	0	0	8
1	0	0	1	0	0	0	1	1	0	0	9

Şekil 8.4: Öğrenme faaliyeti-2 uygulama-2 sonuç tablosu

1. Devrede anahtarlar açık iken lojik-1; kapalı iken lojik-0 gelmektedir.

2. Gösterge ledleri lojik-0'da ışık vermektedir.

3. LT ucu lojik-0 yapıldığında tüm gösterge ledleri ışık verir.

4. RBI lojik-0 yapılırsa tüm gösterge ledleri söner.

5. Girişe 0000'dan farklı bir değer girdikten sonra RBI lojik-0 yapıldığında çıkışta bir değişiklik olmaz; kod çözme işlemi gerçekleşir. Girişteki kod ne ise gösterge o koda ait rakamı gösterir.

1 D

2 D

3 B

4

A	**a**	**b**	**c**	**d**	**e**	**f**	**g**
0	0	0	0	0	0	0	1
1	1	0	0	1	1	1	1

5 D

6



ÖĞRENME FAALİYETİ-3'ÜN CEVAP ANAHTARLARI

Uygulama Faaliyeti Cevap Anahtarı

1. Anahtarlar açık iken 74LS138 entegresinin girişlerine lojik-1; kapalı iken lojik-0 gelmektedir.

2. Ledler lojik-0'da ışık vermektedirler.

3. Sonuçlar aşağıda verilmiştir.

SEÇİM			**D**	**ÇIKIŞ**							
A_2	A_1	A_0	$\overline{E}_2$	$\overline{Q}_7$	$\overline{Q}_6$	$\overline{Q}_5$	$\overline{Q}_4$	$\overline{Q}_3$	$\overline{Q}_2$	$\overline{Q}_1$	$\overline{Q}_0$
0	0	0	0/1	1	1	1	1	1	1	1	$\overline{E}_2$
0	0	1	0/1	1	1	1	1	1	1	$\overline{E}_2$	1
0	1	0	0/1	1	1	1	1	1	$\overline{E}_2$	1	1
0	1	1	0/1	1	1	1	1	$\overline{E}_2$	1	1	1
1	0	0	0/1	1	1	1	$\overline{E}_2$	1	1	1	1
1	0	1	0/1	1	1	$\overline{E}_2$	1	1	1	1	1
1	1	0	0/1	1	$\overline{E}_2$	1	1	1	1	1	1
1	1	1	0/1	$\overline{E}_2$	1	1	1	1	1	1	1

4.



Şekil 8.8: Öğrenme faaliyeti-3 uygulama led bağlıyken elde edilen osilaskop görüntüsü

Time/div=1ms Volt/div=2V
Dc kayma=1 karex2V=2V Kare dalga Vp=1,5 karex2V=3V
T= 1karex1ms=1ms f=1/T=1KHz'dir.

5.



Şekil 8.9: Öğrenme faaliyeti-3 uygulama led bağlı değilken elde edilen osilaskop görüntüsü

Time/div=1ms Volt/div=2V
Dc kayma=0V Kare dalga Vp=2,5 karex2V=5V
T= 1karex1ms=1ms f=1/T=1KHz'dir.

6.



Şekil 8.10: Öğrenme faaliyeti-3 uygulama sinyal yokken pasif çıkışın görüntüsü

Time/div=1 ms Volt/div=2 V
Dc Seviye=5V'dur.

7. Diğer çıkışlarında aktif durumdaki ve pasif durumdaki sinyal şekilleri yukarıda gösterildiği gibidir. Sinyallerin tepe değerleri 5V'dur. Dc kaymanın yaklaşık 2V olmasının sebebi, 74LS138 çıkışında 2V Dc gerilim bulunmasındandır. Girişte verilen sinyalin frekansı çıkış sinyalinin frekansı aynıdır. Kaynak gerilimi 5V olduğundan dolayı sinyallerin tepe değeri de 5 V'dur.

Ölçme ve Değerlendirme Cevap Anahtarı

1	D
2	C
3	B
4	C
5	$X_0 = \overline{S}_1\overline{S}_0D \quad X_1 = \overline{S}_1S_0D \quad X_2 = S_1\overline{S}_0D$ $X_3 = S_1S_0D$ denklemlerinden yola çıkılarak devre tamamlanır. 

ÖĞRENME FAALİYETİ-4 CEVAP ANAHTARLARI

Uygulama Faaliyeti Cevap Anahtarı

C	B	A	Y	$\overline{W}$
0	0	0	D0	$\overline{D}0$
0	0	1	1	0
0	1	0	1	0
0	1	1	1	0
1	0	0	D4	$\overline{D}4$
1	0	1	1	0
1	1	0	1	0
1	1	1	1	0

Şekil 8.12: Öğrenme faaliyeti-4 uygulama sonuç tablosu

1. Entegre girişlerine anahtarlar açık iken lojik-1; anahtarlar kapalı iken lojik-0 gelmektedir.

2. Led diyot $\overline{W}$ çıkışına lojik-1 geldiğinde ışık vermektedir.

3. Seçme girişlerinden 000 bilgisi girildiğinde D0 girişi çıkışa aktarılır. Bu durumda S1 anahtarı açık iken Y'de lojik-1, W'de ise lojik-0 vardır. Led ışık vermez. S1 kapatıldığında ise Y'de lojik-0; W'de ise lojik-1 bilgisi vardır. Led ışık verir. Sinyal şekilleri aşağıda görülmektedir.



Şekil 8.13: Öğrenme faaliyeti-4 uygulama 000 seçili s1 açık iken y0 çıkışı



Şekil 8.14: Öğrenme faaliyeti-4 uygulama 000 seçili anahtar kapalı iken y0 çıkışı

4. Seçme girişlerinden 100 bilgisi uygulandığında D4 girişi çıkışa aktarılır ve Y çıkışı osilaskop ile ölçüldüğünde kare dalga sinyal görülür.



Şekil 8.15: Öğrenme faaliyeti-4 uygulama 100 seçili iken y0 çıkışı

Volt/div=2V Time/div=0,2 sn

$\overline{W}$ çıkışına bağlı olan ledin 0,5sn yanık, 0,5 sn sönük olduğu ve sürekli olarak bu çalışmayı tekrarladığı görülür.

Ölçme ve Değerlendirme Cevap Anahtarı

1	**C**
2	**C**
3	**B**
4	**B**
5	**A**
6	**D**
7	**C**
8	**A**

ÖĞRENME FAALİYETİ-5'İN CEVAP ANAHTARLARI

Uygulama Faaliyeti Cevap Anahtarı

1. Şekil 5.32'deki devrede data anahtarı açık iken lojik-1; kapalı iken lojik-0 bilgileri entegre girişine gelmektedir. Reset butonuna basılmazsa lojik-1; basılırsa lojik-0 bilgileri entegre girişine gelmektedir. CLK butonuna basılırsa lojik-1, basılmazsa lojik-0 bilgisi entegre darbe girişine uygulanmaktadır. CLK butonuna basıldığında yükselen kenar darbesi uygulanmış olur.

2. Ledler lojik-1 bilgisinde ışık vermektedir.

3.

Reset	Clk	Data	Q7	Q6	Q5	Q4	Q3	Q2	Q1	Q0
0	↑	X	0	0	0	0	0	0	0	0
1	↑	1	0	0	0	0	0	0	0	1
1	↑	0	0	0	0	0	0	0	1	0
1	↑	1	0	0	0	0	0	1	0	1
1	↑	1	0	0	0	0	1	0	1	1
1	↑	0	0	0	0	1	0	1	1	0
1	↑	1	0	0	1	0	1	1	0	1
1	↑	0	0	1	0	1	1	0	1	0
1	↑	1	1	0	1	1	0	1	0	1
0	↑	X	0	0	0	0	0	0	0	0

4. Kare dalga sinyal uygulandığında çıkışın Q0'dan Q7'ye kadar sırasıyla lojik-1 olduğu ve yine ledlerin sırayla yandığı ve yanık kaldığı görülür.

1	**C**
2	**B**
3	**C**
4	**D**
5	
6	

CLK	Giriş	Q_D	Q_C	Q_B	Q_A
0	1001	1	0	0	1
↑	1001	0	0	1	0
↓	1001	0	0	1	0
↑	1001	0	1	0	0
↑	1001	1	0	0	0

ÖĞRENME FAALİYETİ-6'NIN CEVAP ANAHTARLARI

Uygulama Faaliyeti Cevap Anahtarı

1. CLR, DN ve UP uçları normalde lojik-0'dır. Butona basınca ilgili uca lojik-1 (yükselen kenar) gelmektedir. LD ucu normalde lojik-1'dir. Butona basınca bu uca lojik-0 (düşen kenar) gelmektedir. A, B, C ve D uçlarına normalde lojik-1 gelmekte ve ilgili anahtarlara basınca lojik-0 (düşen kenar) gelmektedir.

2. QA, QB, QC ve QD çıkışlarına ledlerin anotları bağlanmıştır ve lojik-1 geldiğinde ilgili ledler ışık vermektedir. CY ve BRW çıkışlarına ledlerin katotları bağlanmıştır ve lojik-0 geldiğinde ilgili ledler ışık vermektedir.

3. Devreye ilk enerji geldiğinde çıkış 0000'dır. BRW lojik-0'dır ve buna bağlı led ışık verir.

4. Up butonuna basıldıkça sayıcı sırasıyla 0000'dan başlamak üzere 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001, 0000 değerlerini sayar. DWN butonuna basıldıkça sayıcı sırasıyla 0000'dan başlamak üzere 1001, 1000, 0111, 0110, 0101, 0100, 0011, 0010, 0001 ve 0000 değerlerini sayar.

5.

D	C	B	A	LD	UP	DN	CLR	BW	CY	QD	QC	QB	QA
0	0	1	1	↓	0	0	0	1	1	0	0	1	1
X	X	X	X	1	0	↑	0	1	1	0	0	1	0
X	X	X	X	1	0	↑	0	1	1	0	0	0	1
X	X	X	X	1	0	↑	0	0	1	0	0	0	0
X	X	X	X	1	0	↑	0	1	0	1	0	0	1
1	0	0	0	1	0	0	↑	0	1	0	0	0	0
1	0	0	0	↓	0	0	0	1	1	1	0	0	0
X	X	X	X	1	↑	0	0	1	0	1	0	0	1
X	X	X	X	1	↑	0	0	0	1	0	0	0	0
X	X	X	X	1	↑	0	0	1	1	0	0	0	1
X	X	X	X	1	↑	0	0	1	1	0	0	1	0
X	X	X	X	1	↑	0	0	1	1	0	0	1	1

6. Sinyal jenaratörü bağlayınca çıkışın 0000 ile 1001 arasında 1 sn aralıklarla arttığı görülür.

Ölçme ve Değerlendirme Cevap Anahtarı

1	C
2	D
3	B
4	D
5	A
6	C
7	
8	C

MODÜL DEĞERLENDİRME'NİN CEVAP ANAHTARI

Aşağıda 00-99 arası yukarı yönde sayma yapan ve sayma değerlerini onlar ve birler basamağı olarak 2 adet 7 elemanlı göstergede gösteren devre görülmektedir. 1'ler basamağı için ayrı onlar basamağı için ayrı sayıcı entegreleri kullanılmıştır. 1'ler basamağı sayıcısına saat darbesi bir butonla uygulanmış, onlar basamağı sayıcısı için saat darbesi de 1'ler basamağı CY çıkışından uygulanmıştır. 1'ler basamağı sayıcısı 9'dan 0'a döndüğünde CY ucunda bir saat darbesi oluşturur. Bu darbe, onlar basamağı sayıcısının Up girişine geldiğinden onlar hanesi 1 artar. Bu şekilde 00 ile 99 arası sayılar göstergede görülür.



Şekil 8.21: Modül değerlendirme ölçme sorusu 00-99 yukarı sayıcı devresi

KAYNAKÇA

- ISHIDA Yasuhiro, Turgay İŞBİLEN, Selim GÜLÇEN, Sedat ELBİR, **Endüstriyel İşler Temel Uygulamalar**, İzmir 2002.
- COOK Nigel P., **Introductory Digital Electronics**, New Jersey, 1998.
- TOKHEIM Roger L., Digital **Electronics Principles and Applications, Westerville**, 1999.
- KURTULDU Şaban, M. Ali GÜLER, İlhan VARGÖR, **İleri Elektronik Dijital 1**, Ankara, 1992.
- BAYRAM Harun, **Dijital Elektronik**, Bursa, 1996
- ENGİN Mustafa, Dilşad ENGİN, **Sayısal Elektronik 2**, İzmir 1999.
- KARAMANLI Bahri, Diğer Bölüm Öğretmenleri, **Elektronik Eğitim Seti**, Ankara1998.
- ASELSAN, **Tümleşik TTL Devreler**, Ankara 1985.